位置:51电子网 » 技术资料 » EDA/PLD

平台FPGA为实现流量管理提供强大平台

发布时间:2008/5/28 0:00:00 访问次数:487

amit dhir

  能够产生营收的路由器需要一种技术平台,这种技术平台既要能够提供强大的分组处理能力(即使在最坏的流量情况下),又要能够以较低的成本提供足够的灵活性。fpga技术的快速发展使得基于fpga设计完整的路由器和交换刀片成为可能。现在的平台fpga为实现分组处理、分类和策略、流量管理、背板通信和系统接口等功能提供了一个完整的平台。

  网络处理

  网络处理器是高度优化的用于处理网络业务流的器件,与传统的asic相比,具有产品上市时间快、灵活性高两方面的优点。网络处理器抽取、分类和过滤输入的位流,决定其目标端口,并将数据分组转发到交换矩阵,同时还提供可选的流量管理功能。

  为达到分组处理所需要的性能,一些供应商的解决方法是将功能(图1)分成:


  1.分类协处理器:将分组归入某类业务流。


  2.策略引擎:保证业务流实际使用的带宽不超过其服务水平协议(sla)中所分配的带宽。策略通常在服务质量(qos)网络边缘执行,违规的分组或者被丢弃,或者被打上标记用于后续处理。


  3.业务流量管理器:执行相应业务流的服务水平协议(sla)。通常,来自遵守不同sla的不同业务流的分组会被重新排序,有时其中有些分组会被丢弃。同一业务流中的分组不会被改变次序。

  在网络处理流程中,包括流量整形、队列和调度在内的流量管理功能是带宽需求最密集的关键功能。流量整形帮助管理网络拥塞和应付网络流量的猝发特性。队列和调度引擎决定分组发送出去的时间和顺序。它们通过创建层次化队列来将业务流汇聚为类,将类汇聚为端口。层次的每一级可使用不同的队列算法来确定不同业务流的优先级。

  典型情况下,流量管理器是独立的芯片,根据分类器管理的策略集,执行流量整形、排队和调度功能。它们提供了细粒度的qos控制并负责保证实现服务质量协议。可能会需要一个外部处理器,用于设置或删除业务流配置,此工作不需要逐个分组或信元处理。每个系统在流量管理协议、存储器管理、净荷、接口等方面都有所不同。典型的策略算法包括漏桶(leaky bucket)、令牌桶(token bucket)算法等。拥塞管理算法包括随机早期检测(red)和加权随机早期检测(wred)等。调度算法包括优先级队列(pq)、公平队列(fq)、加权公平队列(wfq)和轮询队列(rr)等。

  现有的网络处理单元(npu)器件很少能够满足性能要求,典型的packet over sonet/sdhoc-48c流量管理器在入口和出口路径需要有独立的流量管理器,或者需要一个全双工(5gbps)的流量管理器。现有的npu器件还很少能够支持所有需要的算法。而且,在asic方面的投资成本高昂。

  平台fpga实现流量管理和背板设计

  流量管理需要高性能、足够的灵活性,并且要支持多种队列和调度算法和协议以及多种存储器类型和接口。平台fpga器件提供的下述特点为流量管理提供了关键优势:

  高速接口


  1.多达24个嵌入式千兆位级收发器(mgt)支持高速传输(高达10.3125gbps),同时抗噪声能力更高、功耗更低并且可减少信号数量并降低电路板复杂性。

  2.这些器件还支持17种单端和6种差分电平标准,调度器需要使用的有:


  a.用于成帧器和存储器高速接口的hstl


  b.用于成帧器、存储器和assp接口的sstl


  c.用于时钟输入/输出的pecl


  d.用于刀片或背板通信的lvds/cml


  e.用于实现与cpu芯片组接口的pci


  f.几乎所有其它地方都可使用lvcmos/lvttl

  3.提供大量封装类型以及大量io引脚数(最大1200),从而可满足接口所需要的吞吐量要求 。

  4.fpga的每个引脚都支持数字控制阻抗匹配(dci)技术,可减少成百/上千的片外端接匹配电阻,因此可以简化电路板布局布线工作。因此可以减少电路板的层数,缩短布线长度,从而可获得更高的系统可靠性。

  数字时钟管理器(dcm)和时钟分配树

  流量管理器需要连接多种外部器件,因此必须面对具有不同频率的多个时钟域。dcm可以补偿由于时钟传输延迟以及电路板布局限制所产生的信号畸变。通常每一外部高速接口使用一个dcm和时钟树。12个dcm提供了相位移动和频率合成能力,特别适合具有多个时钟域和关键时序要求的系统。

  dcm支持超过 400mhz的时钟输出,从而可支持领先的总线接口标准,如rapidio和spi-4。dcm的数字化特点使其可不受系统温度和电压波动的影响。dcm提供了一个可保证精确50/50占空比的零延迟时钟缓冲。dcm可精确控制一个时钟周期内的相移,精度达到时钟周期的1%,这对建立和保持时间的调整非常关键。dcm支持精确生成24mhz至420mhz范围间的频率。

  块ram(blockram)

  超过10mb嵌入式blockram 对于存储经常访问的对象非常理想,从而可以提高性能。嵌入式存储器适用于多

amit dhir

  能够产生营收的路由器需要一种技术平台,这种技术平台既要能够提供强大的分组处理能力(即使在最坏的流量情况下),又要能够以较低的成本提供足够的灵活性。fpga技术的快速发展使得基于fpga设计完整的路由器和交换刀片成为可能。现在的平台fpga为实现分组处理、分类和策略、流量管理、背板通信和系统接口等功能提供了一个完整的平台。

  网络处理

  网络处理器是高度优化的用于处理网络业务流的器件,与传统的asic相比,具有产品上市时间快、灵活性高两方面的优点。网络处理器抽取、分类和过滤输入的位流,决定其目标端口,并将数据分组转发到交换矩阵,同时还提供可选的流量管理功能。

  为达到分组处理所需要的性能,一些供应商的解决方法是将功能(图1)分成:


  1.分类协处理器:将分组归入某类业务流。


  2.策略引擎:保证业务流实际使用的带宽不超过其服务水平协议(sla)中所分配的带宽。策略通常在服务质量(qos)网络边缘执行,违规的分组或者被丢弃,或者被打上标记用于后续处理。


  3.业务流量管理器:执行相应业务流的服务水平协议(sla)。通常,来自遵守不同sla的不同业务流的分组会被重新排序,有时其中有些分组会被丢弃。同一业务流中的分组不会被改变次序。

  在网络处理流程中,包括流量整形、队列和调度在内的流量管理功能是带宽需求最密集的关键功能。流量整形帮助管理网络拥塞和应付网络流量的猝发特性。队列和调度引擎决定分组发送出去的时间和顺序。它们通过创建层次化队列来将业务流汇聚为类,将类汇聚为端口。层次的每一级可使用不同的队列算法来确定不同业务流的优先级。

  典型情况下,流量管理器是独立的芯片,根据分类器管理的策略集,执行流量整形、排队和调度功能。它们提供了细粒度的qos控制并负责保证实现服务质量协议。可能会需要一个外部处理器,用于设置或删除业务流配置,此工作不需要逐个分组或信元处理。每个系统在流量管理协议、存储器管理、净荷、接口等方面都有所不同。典型的策略算法包括漏桶(leaky bucket)、令牌桶(token bucket)算法等。拥塞管理算法包括随机早期检测(red)和加权随机早期检测(wred)等。调度算法包括优先级队列(pq)、公平队列(fq)、加权公平队列(wfq)和轮询队列(rr)等。

  现有的网络处理单元(npu)器件很少能够满足性能要求,典型的packet over sonet/sdhoc-48c流量管理器在入口和出口路径需要有独立的流量管理器,或者需要一个全双工(5gbps)的流量管理器。现有的npu器件还很少能够支持所有需要的算法。而且,在asic方面的投资成本高昂。

  平台fpga实现流量管理和背板设计

  流量管理需要高性能、足够的灵活性,并且要支持多种队列和调度算法和协议以及多种存储器类型和接口。平台fpga器件提供的下述特点为流量管理提供了关键优势:

  高速接口


  1.多达24个嵌入式千兆位级收发器(mgt)支持高速传输(高达10.3125gbps),同时抗噪声能力更高、功耗更低并且可减少信号数量并降低电路板复杂性。

  2.这些器件还支持17种单端和6种差分电平标准,调度器需要使用的有:


  a.用于成帧器和存储器高速接口的hstl


  b.用于成帧器、存储器和assp接口的sstl


  c.用于时钟输入/输出的pecl


  d.用于刀片或背板通信的lvds/cml


  e.用于实现与cpu芯片组接口的pci


  f.几乎所有其它地方都可使用lvcmos/lvttl

  3.提供大量封装类型以及大量io引脚数(最大1200),从而可满足接口所需要的吞吐量要求 。

  4.fpga的每个引脚都支持数字控制阻抗匹配(dci)技术,可减少成百/上千的片外端接匹配电阻,因此可以简化电路板布局布线工作。因此可以减少电路板的层数,缩短布线长度,从而可获得更高的系统可靠性。

  数字时钟管理器(dcm)和时钟分配树

  流量管理器需要连接多种外部器件,因此必须面对具有不同频率的多个时钟域。dcm可以补偿由于时钟传输延迟以及电路板布局限制所产生的信号畸变。通常每一外部高速接口使用一个dcm和时钟树。12个dcm提供了相位移动和频率合成能力,特别适合具有多个时钟域和关键时序要求的系统。

  dcm支持超过 400mhz的时钟输出,从而可支持领先的总线接口标准,如rapidio和spi-4。dcm的数字化特点使其可不受系统温度和电压波动的影响。dcm提供了一个可保证精确50/50占空比的零延迟时钟缓冲。dcm可精确控制一个时钟周期内的相移,精度达到时钟周期的1%,这对建立和保持时间的调整非常关键。dcm支持精确生成24mhz至420mhz范围间的频率。

  块ram(blockram)

  超过10mb嵌入式blockram 对于存储经常访问的对象非常理想,从而可以提高性能。嵌入式存储器适用于多

相关IC型号

热门点击

 

推荐技术资料

声道前级设计特点
    与通常的Hi-Fi前级不同,EP9307-CRZ这台分... [详细]
版权所有:51dzw.COM
深圳服务热线:13751165337  13692101218
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!