大多数非fpga类型的、高密度ic(如cpu)对去耦电容都有非常明确的要求。由于这些器件仅为执行特定的任务而设计，所以其电源电流需求是固定的，仅在一定范围内有所波动。然而，fpga不具备这种属性。对于一个设计好的fpga系统平台，在综合时，可以按设计需要的频率，跨越多个时钟域，运行几乎无限多的应用。由于无法确知一个新的fpga设计的瞬态电流的变化情况，在设计fp-ga系统硬件平台的电源分配系统时，唯一的选择就是采用保守的最坏情况设计法。

　　在低噪声或高功率情况下，电源去耦网络必须根据瞬态电流的需求准确地度身定制，否则，接地反弹和电源噪声将超出fpga的电平限值。高速电路的性能很大程度取决于电源分配系统能否提供稳定、安静的电源电压和电流。凭经验的设计电容去耦网络，经常造成欠设计(引起emi和稳定性问题)或过设计(增加系统的成本和复杂度)。因此，在设计系统平台时，利用电源完整性仿真软件，对去耦网络以及电源、地平面对(power-ground plane pair)进行仿真，通过修正电容数量和额定值，调整电容的布局，可以很好地避免欠设计或过设计，使系统目标阻抗满足要求。本文以基于xilinx公司的virtex-4芯片的ic验证平台为例，介绍了电源完整性仿真分析方法在电源分配系统中的应用。

2 fpga平台的电平及要求

　　系统采用的fpga是v4xc4vlx160-ff1513，具有16个i／o bank。fpga所使用的电源有：vc-cint、vcco、vccaux以及vref。每个i／o可以支持的电平有：1.2v、1.5v、1.8v、2.5v以及3.3v。由vcco来决定所在bank i／o的电平标准。从芯片的用户手册可以获得sso(simultaneous switching out-put，同步开关输出)限定信息，来确定该器件所使用的vcco管脚数量。

　　在本文设计了5.0v、数字3.3v、数字2.5v、数字1.8v、数字1.2v五个电源分配系统。如下以数字3.3v为例，介绍采用cadence公司的pcb pi软件的仿真分析方法。

3 电源完整性仿真分析与设计

3.1 电源分配系统概述

电源分配系统的关键参数是目标阻抗，其定义为：

　　电源分配系统必须在从直流到关注的最高频率范围内，以低于或接近目标阻抗来传递电流。一个电源分布系统由电压调节模块(vrm)、bulk电容、高频去耦电容以及电源地平面四个对象组成。它们在不同的频率范围内对目标阻抗起到决定性作用。

　　电压调节模块将一个直流电平转换成另一个直流电平。其利用一个参考电压和反馈环来探测负载处的电压，并相应调节电流大小。在直流至1khz频率范围内，系统的目标阻抗主要由vrm来决定。

　　去耦电容分为电解电容(bulk electrolytic ca-pacitor)和高频陶瓷电容(high-frequence ceramiccapacitor)。电解电容主要在khz到1mhz频率范围内起作用，而瓷片电容则在较高的mhz频率(1mhz-400mhz)范围内起作用。其等效电路是典型的rlc串联电路。

电源／地平面可以近似为一个电感和有效串联电阻很小的电容。当频率很高时(大于400mhz)，就需要调节电源／地平面的结构，使系统的目标阻抗满足要求。

3.2 单节点仿真

　　根据计算在系统中采用3.3v电平的i／o sso电流总和不超过10a(由i／o连接的外设以及vcco来决定)。选择artesvn technologies公司的单输出10a dc-dc转换器作为电压调节模块(vrm)，输入5.0v，输出3.3v，取动态电流(delta current)为10a，纹波容限(ripple tolerance)为5％。于是3.3v／gnd电源地平面对的目标阻抗为16.5mω。

　　去耦／旁路电容网络的设计，一般而言，按电源情况，pds的每个vcc电源管脚应具备一个电容。将大量电容值并联组合的目标是在从500khz到500mhz的频率范围内，保持平稳的低电源阻抗。高值(低频)和低值(高频)电容都需要。通常，低值电容对总阻抗的影响较小，因此需要使用更多的低值电容，使得其对阻抗的总影响与较少数量的高值电容产生的总影响相同。

　　为了保持平稳的总阻抗值，防止出现反谐振尖峰，通常，每10倍电容值范围至少需要1个电容。典型的陶瓷电容值范围通常为从0.001μf至4.7μf。电容值越多越好，因为这样产生的总阻抗值越平稳。同时需要考虑pcb板的布局空间以及成本。

　　产生相对平稳的阻抗的电容比率为电容值每降低10倍，电容数量约增加