lattice利用一个基于查找表的逻辑结构的效率，并结合了高密度、非易失性闪速存储器和分布式静态存储器块的优势。其结果是，machxo器件可将每个逻辑功能的成本削减一半。

　　machxo系列能处理许多传统的fpga和cpld 应用，部分原因是其片上的分布式存储器、低功率休眠模式、以及透明地更新配置数据的能力。

　　其逻辑结构包括多个9kb、双端口可配置sram存储器块(嵌入式ram块，或者叫ebr)和为精确定时的模拟锁相环路(pll)。ebr可以高达275 mhz的时钟速率运转，也可以随宽度和深度变形。存储器将以单端口、双端口、假双端口、先入先出或者rom模式运转。

　　处理从25到375 mhz频率时, pll有一个±125皮秒低输出抖动和一个可编程的相位/占空比(以45°的幅度调整)。它们的动态延迟调整能力允许边沿值以250皮秒的增幅调整，总的调整量为2纳秒左右。

　　与公司的xp系列结构相似的是，逻辑结构由一个可编程的功能单元(pfu)阵列组成，每个功能单元含有四个逻辑片。每片含有一对四输入的查找表和相关的配置 sram。这样的逻辑块执行逻辑、算术、分布式ram和分布式rom功能。引脚之间的逻辑延迟，典型值只有3.5纳秒，包括i/o焊垫部分。

　　pfu的一个更小版本(pff)不兼容sram配置。因而它只能执行逻辑、算术以及rom功能。不是所有的逻辑功能需要ram。通过提供pfu和pff的组合，lattice公司的设计师们提高了阵列区域的效率和降低了芯片成本。

　　为了节省系统功率，低功率休眠模式可以把静态电源电流从10ma减少到低于100 μa。因而，machxo器件应该可以在靠交流电和电池供电的系统应用方面找到用武之地。

　　闪速存储器存储所有的配置数据。器件掉电后，一个很宽的内部存储器总线把配置数据传送到逻辑结构中。阵列配置需要不到1毫秒的时间。

　　借助lattice公司的transfr配置表，闪存数据能在逻辑结构运行当前配置的同时被更新。在更新数据后，把新配置传送到逻辑结构中只需要耗时1毫秒。这让系统几乎可以不停地运转。

　　最小的器件有78个i/o焊垫，最大的器件则有271个。更大的 xo器件将包括pci和低电压差分信令(lvds)支持。所有i/o单元将支持流行的i/o标准，如信号摆幅为3.3v、2.5v、1.8v、1.5v以及1.2v的低电压cmos。machxo系列即将推出两款新器件：e系列支持1.2v电源电压，c系列将集成一个片上调节器以处理传统的2.5或 3.3v电源电压。

　　订购批量为250k时，256和640的价格分别为1.50和2.25美元。现已可提供样品。