基于FPGA的核物理实验定标器的设计与实
发布时间:2008/5/28 0:00:00 访问次数:432
摘要：介绍使用现代eda手段设计核物理实验常用仪器——定标器的原理和实现方法。新的定标器利用fpga技术对系统中大量电路进行集成，结合at89c51单片机进行控制和处理，并增加数据存储功能和rs232接口，实现与pc机通信，进行实验数据处理。本文给出详细新定标器设计原理图和fpga具体设计方案。
关键词：g-m计数器 定标器 现场可编程逻辑门阵列器件（fpga）
定标器在大学实验中有很广泛的应用，其中近代物理实验中的核物理实验里就有2个实验（g-m计数管和β吸收）要用到高压电源和定标器，而目前现有的设备一般使用的是分立元器件，已严重老化，高压极不稳定，维护也较为困难；另一方面在许多常用功能上明显欠缺，使得学生的实验课难以维持。为此我们提出了一种新的设计方案：采用eda进行结构设计，充分发挥fpga（field programmable gate array）技术的集成特性，抛弃原电路中众多晶体管，成功地对系统中的大量处理电路进行了简化和集约，提高了仪器的可靠性和稳定性，有利于电路的测试和检修。改进方案后的定标器不仅完善了原有的功能，还增加了数据存储、rs232接口等功能，可以方便地与pc机接口通信，进行数据处理、图像显示和打印等。
1 g-m计数器原理
g-m计数管是一种低压气体放电管，作用是将入射粒子（射线）转换成电压脉冲输出。原子核心物理实验中常用它作为计数装置的“探头”探测射线及射线强度。g-m计数管有2种：用于探测β射线的钟罩型和主要用于探测γ射线的长圆柱型。其中钟罩型β计数管的工作电压为千v（伏）左右，圆柱型工作电压接近千v（伏）。
射线粒子在计数管中引起气体“雪崩”放电，使得计数管导通；电流通过负载电阻r形成一个负脉冲，此脉冲信号通过电容c，经前置放大器送至定标器计数，如图1所示。由于计数管在放电终止后会形成连续放电现象，此现对计数管极其有害，故一发现计数突然增加时，就应立即降低高压。改进后的定标器会自动控制高压源，将其电压降低。这些改进。即可避免以前实验中出现的计数管损坏问题。
2 定标系统原理及硬件实现
定标器系统由电源部分、输入电路部分和脉冲计数显示部分3个模块组成，原理框图如图2所示。
g-m计数管产生的负脉冲经过输入整形电路，进行整形、放大处理，产生标准ttl信号，再由计数测量电路进行计数。定时脉宽门控电路控制计数的脉宽，分6个档：×10 -3、×10 -2、×10 -1、×10 0、×10 1、×10 2。时间倍乘档有4种选择：×1、×2、×4、×8。这样进行的一组测量数据即可以用来描述射线粒子产生的规律。
图2中，显示部分采用的是动态显示的方法，利用单片机at89c51来进行即时的控制和相应的显示数据。同时根据需要，选择部分测量数据（包括此次计数数据及对应的高压值）存储到ram中，然后将所选取的ram中的数据通过rs232串行端口发送到pc机上，经过相应的处理软件进行描图，以及相应的实验数据处理。为了使系统更加集成化，特定时脉宽门控、计数测量电路、地址译码及数据锁存、总线的驱动等电路集成到1片flex10k的fpga中。图3为系统详细电路原理框图。
3 fpga芯片设计
3.1 fpga逻辑功能结构及其总体设计
为了简化设计，实现系统大量逻辑电路的集成，在设计中使用了现场可编程逻辑门阵列器件（fpga）。fpga主要实现以下逻辑功能：定时脉宽门控、计数测量、地址锁存、译码、总线的驱动和扩展以及数码显示的控制等功能。其逻辑功能顶层结构如图4所示。fpga器件选择altera公司flex10k10系列的epf10k10lc84-4芯片。该芯片集成有1万个等效逻辑门，含有572个逻辑单元（les）、72个逻辑阵列块（labs）、3个嵌入式阵列块（eab s），并具有720个片内寄存器，可以在不占用内部资源的条件下实现6144 bit的片内存储器；内部模块间采用高速、延时可预测的快速通道连接；逻辑单元间具有高速、高扇出的级联链和快速进位链；片内还有三态网络和6个全局时钟、4个全局清零信号以及丰富的i/o资源；每个i/o引脚可以选择为三态控制或集电极开路输出，可以通过编程控制每个i/o引脚的速度以及i/o寄存器的使用。
fpga使用的开发软件为max+plus ii。该软件是一个集设计输入、编译、仿真和编程为一体的超级集成环境；提供了自动逻辑综合工具，可以在多个逻辑层次上对高级设计描述进行综合、优化，大大缩短了编译时间
关键词：g-m计数器 定标器 现场可编程逻辑门阵列器件（fpga）
定标器在大学实验中有很广泛的应用，其中近代物理实验中的核物理实验里就有2个实验（g-m计数管和β吸收）要用到高压电源和定标器，而目前现有的设备一般使用的是分立元器件，已严重老化，高压极不稳定，维护也较为困难；另一方面在许多常用功能上明显欠缺，使得学生的实验课难以维持。为此我们提出了一种新的设计方案：采用eda进行结构设计，充分发挥fpga（field programmable gate array）技术的集成特性，抛弃原电路中众多晶体管，成功地对系统中的大量处理电路进行了简化和集约，提高了仪器的可靠性和稳定性，有利于电路的测试和检修。改进方案后的定标器不仅完善了原有的功能，还增加了数据存储、rs232接口等功能，可以方便地与pc机接口通信，进行数据处理、图像显示和打印等。
1 g-m计数器原理
g-m计数管是一种低压气体放电管，作用是将入射粒子（射线）转换成电压脉冲输出。原子核心物理实验中常用它作为计数装置的“探头”探测射线及射线强度。g-m计数管有2种：用于探测β射线的钟罩型和主要用于探测γ射线的长圆柱型。其中钟罩型β计数管的工作电压为千v（伏）左右，圆柱型工作电压接近千v（伏）。
射线粒子在计数管中引起气体“雪崩”放电，使得计数管导通；电流通过负载电阻r形成一个负脉冲，此脉冲信号通过电容c，经前置放大器送至定标器计数，如图1所示。由于计数管在放电终止后会形成连续放电现象，此现对计数管极其有害，故一发现计数突然增加时，就应立即降低高压。改进后的定标器会自动控制高压源，将其电压降低。这些改进。即可避免以前实验中出现的计数管损坏问题。
2 定标系统原理及硬件实现
定标器系统由电源部分、输入电路部分和脉冲计数显示部分3个模块组成，原理框图如图2所示。
g-m计数管产生的负脉冲经过输入整形电路，进行整形、放大处理，产生标准ttl信号，再由计数测量电路进行计数。定时脉宽门控电路控制计数的脉宽，分6个档：×10 -3、×10 -2、×10 -1、×10 0、×10 1、×10 2。时间倍乘档有4种选择：×1、×2、×4、×8。这样进行的一组测量数据即可以用来描述射线粒子产生的规律。
图2中，显示部分采用的是动态显示的方法，利用单片机at89c51来进行即时的控制和相应的显示数据。同时根据需要，选择部分测量数据（包括此次计数数据及对应的高压值）存储到ram中，然后将所选取的ram中的数据通过rs232串行端口发送到pc机上，经过相应的处理软件进行描图，以及相应的实验数据处理。为了使系统更加集成化，特定时脉宽门控、计数测量电路、地址译码及数据锁存、总线的驱动等电路集成到1片flex10k的fpga中。图3为系统详细电路原理框图。
3 fpga芯片设计
3.1 fpga逻辑功能结构及其总体设计
为了简化设计，实现系统大量逻辑电路的集成，在设计中使用了现场可编程逻辑门阵列器件（fpga）。fpga主要实现以下逻辑功能：定时脉宽门控、计数测量、地址锁存、译码、总线的驱动和扩展以及数码显示的控制等功能。其逻辑功能顶层结构如图4所示。fpga器件选择altera公司flex10k10系列的epf10k10lc84-4芯片。该芯片集成有1万个等效逻辑门，含有572个逻辑单元（les）、72个逻辑阵列块（labs）、3个嵌入式阵列块（eab s），并具有720个片内寄存器，可以在不占用内部资源的条件下实现6144 bit的片内存储器；内部模块间采用高速、延时可预测的快速通道连接；逻辑单元间具有高速、高扇出的级联链和快速进位链；片内还有三态网络和6个全局时钟、4个全局清零信号以及丰富的i/o资源；每个i/o引脚可以选择为三态控制或集电极开路输出，可以通过编程控制每个i/o引脚的速度以及i/o寄存器的使用。
fpga使用的开发软件为max+plus ii。该软件是一个集设计输入、编译、仿真和编程为一体的超级集成环境；提供了自动逻辑综合工具，可以在多个逻辑层次上对高级设计描述进行综合、优化，大大缩短了编译时间
摘要：介绍使用现代eda手段设计核物理实验常用仪器——定标器的原理和实现方法。新的定标器利用fpga技术对系统中大量电路进行集成，结合at89c51单片机进行控制和处理，并增加数据存储功能和rs232接口，实现与pc机通信，进行实验数据处理。本文给出详细新定标器设计原理图和fpga具体设计方案。
关键词：g-m计数器 定标器 现场可编程逻辑门阵列器件（fpga）
定标器在大学实验中有很广泛的应用，其中近代物理实验中的核物理实验里就有2个实验（g-m计数管和β吸收）要用到高压电源和定标器，而目前现有的设备一般使用的是分立元器件，已严重老化，高压极不稳定，维护也较为困难；另一方面在许多常用功能上明显欠缺，使得学生的实验课难以维持。为此我们提出了一种新的设计方案：采用eda进行结构设计，充分发挥fpga（field programmable gate array）技术的集成特性，抛弃原电路中众多晶体管，成功地对系统中的大量处理电路进行了简化和集约，提高了仪器的可靠性和稳定性，有利于电路的测试和检修。改进方案后的定标器不仅完善了原有的功能，还增加了数据存储、rs232接口等功能，可以方便地与pc机接口通信，进行数据处理、图像显示和打印等。
1 g-m计数器原理
g-m计数管是一种低压气体放电管，作用是将入射粒子（射线）转换成电压脉冲输出。原子核心物理实验中常用它作为计数装置的“探头”探测射线及射线强度。g-m计数管有2种：用于探测β射线的钟罩型和主要用于探测γ射线的长圆柱型。其中钟罩型β计数管的工作电压为千v（伏）左右，圆柱型工作电压接近千v（伏）。
射线粒子在计数管中引起气体“雪崩”放电，使得计数管导通；电流通过负载电阻r形成一个负脉冲，此脉冲信号通过电容c，经前置放大器送至定标器计数，如图1所示。由于计数管在放电终止后会形成连续放电现象，此现对计数管极其有害，故一发现计数突然增加时，就应立即降低高压。改进后的定标器会自动控制高压源，将其电压降低。这些改进。即可避免以前实验中出现的计数管损坏问题。
2 定标系统原理及硬件实现
定标器系统由电源部分、输入电路部分和脉冲计数显示部分3个模块组成，原理框图如图2所示。
g-m计数管产生的负脉冲经过输入整形电路，进行整形、放大处理，产生标准ttl信号，再由计数测量电路进行计数。定时脉宽门控电路控制计数的脉宽，分6个档：×10 -3、×10 -2、×10 -1、×10 0、×10 1、×10 2。时间倍乘档有4种选择：×1、×2、×4、×8。这样进行的一组测量数据即可以用来描述射线粒子产生的规律。
图2中，显示部分采用的是动态显示的方法，利用单片机at89c51来进行即时的控制和相应的显示数据。同时根据需要，选择部分测量数据（包括此次计数数据及对应的高压值）存储到ram中，然后将所选取的ram中的数据通过rs232串行端口发送到pc机上，经过相应的处理软件进行描图，以及相应的实验数据处理。为了使系统更加集成化，特定时脉宽门控、计数测量电路、地址译码及数据锁存、总线的驱动等电路集成到1片flex10k的fpga中。图3为系统详细电路原理框图。
3 fpga芯片设计
3.1 fpga逻辑功能结构及其总体设计
为了简化设计，实现系统大量逻辑电路的集成，在设计中使用了现场可编程逻辑门阵列器件（fpga）。fpga主要实现以下逻辑功能：定时脉宽门控、计数测量、地址锁存、译码、总线的驱动和扩展以及数码显示的控制等功能。其逻辑功能顶层结构如图4所示。fpga器件选择altera公司flex10k10系列的epf10k10lc84-4芯片。该芯片集成有1万个等效逻辑门，含有572个逻辑单元（les）、72个逻辑阵列块（labs）、3个嵌入式阵列块（eab s），并具有720个片内寄存器，可以在不占用内部资源的条件下实现6144 bit的片内存储器；内部模块间采用高速、延时可预测的快速通道连接；逻辑单元间具有高速、高扇出的级联链和快速进位链；片内还有三态网络和6个全局时钟、4个全局清零信号以及丰富的i/o资源；每个i/o引脚可以选择为三态控制或集电极开路输出，可以通过编程控制每个i/o引脚的速度以及i/o寄存器的使用。
fpga使用的开发软件为max+plus ii。该软件是一个集设计输入、编译、仿真和编程为一体的超级集成环境；提供了自动逻辑综合工具，可以在多个逻辑层次上对高级设计描述进行综合、优化，大大缩短了编译时间
关键词：g-m计数器 定标器 现场可编程逻辑门阵列器件（fpga）
定标器在大学实验中有很广泛的应用，其中近代物理实验中的核物理实验里就有2个实验（g-m计数管和β吸收）要用到高压电源和定标器，而目前现有的设备一般使用的是分立元器件，已严重老化，高压极不稳定，维护也较为困难；另一方面在许多常用功能上明显欠缺，使得学生的实验课难以维持。为此我们提出了一种新的设计方案：采用eda进行结构设计，充分发挥fpga（field programmable gate array）技术的集成特性，抛弃原电路中众多晶体管，成功地对系统中的大量处理电路进行了简化和集约，提高了仪器的可靠性和稳定性，有利于电路的测试和检修。改进方案后的定标器不仅完善了原有的功能，还增加了数据存储、rs232接口等功能，可以方便地与pc机接口通信，进行数据处理、图像显示和打印等。
1 g-m计数器原理
g-m计数管是一种低压气体放电管，作用是将入射粒子（射线）转换成电压脉冲输出。原子核心物理实验中常用它作为计数装置的“探头”探测射线及射线强度。g-m计数管有2种：用于探测β射线的钟罩型和主要用于探测γ射线的长圆柱型。其中钟罩型β计数管的工作电压为千v（伏）左右，圆柱型工作电压接近千v（伏）。
射线粒子在计数管中引起气体“雪崩”放电，使得计数管导通；电流通过负载电阻r形成一个负脉冲，此脉冲信号通过电容c，经前置放大器送至定标器计数，如图1所示。由于计数管在放电终止后会形成连续放电现象，此现对计数管极其有害，故一发现计数突然增加时，就应立即降低高压。改进后的定标器会自动控制高压源，将其电压降低。这些改进。即可避免以前实验中出现的计数管损坏问题。
2 定标系统原理及硬件实现
定标器系统由电源部分、输入电路部分和脉冲计数显示部分3个模块组成，原理框图如图2所示。
g-m计数管产生的负脉冲经过输入整形电路，进行整形、放大处理，产生标准ttl信号，再由计数测量电路进行计数。定时脉宽门控电路控制计数的脉宽，分6个档：×10 -3、×10 -2、×10 -1、×10 0、×10 1、×10 2。时间倍乘档有4种选择：×1、×2、×4、×8。这样进行的一组测量数据即可以用来描述射线粒子产生的规律。
图2中，显示部分采用的是动态显示的方法，利用单片机at89c51来进行即时的控制和相应的显示数据。同时根据需要，选择部分测量数据（包括此次计数数据及对应的高压值）存储到ram中，然后将所选取的ram中的数据通过rs232串行端口发送到pc机上，经过相应的处理软件进行描图，以及相应的实验数据处理。为了使系统更加集成化，特定时脉宽门控、计数测量电路、地址译码及数据锁存、总线的驱动等电路集成到1片flex10k的fpga中。图3为系统详细电路原理框图。
3 fpga芯片设计
3.1 fpga逻辑功能结构及其总体设计
为了简化设计，实现系统大量逻辑电路的集成，在设计中使用了现场可编程逻辑门阵列器件（fpga）。fpga主要实现以下逻辑功能：定时脉宽门控、计数测量、地址锁存、译码、总线的驱动和扩展以及数码显示的控制等功能。其逻辑功能顶层结构如图4所示。fpga器件选择altera公司flex10k10系列的epf10k10lc84-4芯片。该芯片集成有1万个等效逻辑门，含有572个逻辑单元（les）、72个逻辑阵列块（labs）、3个嵌入式阵列块（eab s），并具有720个片内寄存器，可以在不占用内部资源的条件下实现6144 bit的片内存储器；内部模块间采用高速、延时可预测的快速通道连接；逻辑单元间具有高速、高扇出的级联链和快速进位链；片内还有三态网络和6个全局时钟、4个全局清零信号以及丰富的i/o资源；每个i/o引脚可以选择为三态控制或集电极开路输出，可以通过编程控制每个i/o引脚的速度以及i/o寄存器的使用。
fpga使用的开发软件为max+plus ii。该软件是一个集设计输入、编译、仿真和编程为一体的超级集成环境；提供了自动逻辑综合工具，可以在多个逻辑层次上对高级设计描述进行综合、优化，大大缩短了编译时间
相关技术资料- 5-14高精度智能磁性传感器芯片KTM5900
- 5-14新一代全光纤工业光总线技术应用前景
- 5-14通感控一体全光网芯片TS-PON Gen2
- 5-14Sub-GHz/Wi-SUN 收发器技术参数设计
- 5-14低功耗 8 位和 16 位微控制器（MCU）
- 5-14双 LVDS （OpenLDI） LCD 视频处理器
- 5-13业界新型“Dauerpower”逆变器SiC MOS
- 5-13电源管理芯片 (PMIC)应用详解
- 5-13 Power Management Buck/降压转换器̴
- 5-13AI GPU 和 TPU的超高功率密度电源模块
- 5-13高性能CMOS图像传感器芯片参数设计
- 5-13四丛集架构10核心方案SS1101处理器
- 相关IC型号
公网安备44030402000607
