SMIC推出基于CPF的CADENCE低功耗数字参考流程
发布时间:2008/5/28 0:00:00 访问次数:725
这种新流程使用了由smic开发的知识产权,并应用了cadence设计系统公司 (nasdaq: cdns) 的低功耗解决方案,其设计特点是可提高生产力、管理设计复杂性,并缩短上市时间。这种流程是cadence与smic努力合作的结晶,进一步强化了彼此的合作关系,并且使双方的共同客户加快了低功耗设计的速度,迎接低功耗设计挑战。
smic参考流程(3.2)采用了cadence的技术,是一套完整的对应cpf的rtl-to-gdsii低功耗流程,目标是使90纳米系统级芯片设计实现高效功耗利用。它结合了smic 90纳米逻辑低漏泄1p9m 1.2/1.8/2.5v 标准工艺,以及商用低功耗库支持。该流程在所有必要的设计步骤中都具备功耗敏感性,包括逻辑综合过程、模拟、可测性设计、等效验证、硅虚拟原型设计、物理实现与全面的签收分析。
cpf是由si2批准通过的一种标准格式,用于指定设计过程初期的低功耗节省技术--实现低功耗能力的分享和重用。cadence低功耗解决方案是业内最早的完整流程,将逻辑设计、验证、实现与si2标准的通用功率格式(cpf)相结合。
详情请访问:http://www.smics.com 或www.cadence.com.cn
这种新流程使用了由smic开发的知识产权,并应用了cadence设计系统公司 (nasdaq: cdns) 的低功耗解决方案,其设计特点是可提高生产力、管理设计复杂性,并缩短上市时间。这种流程是cadence与smic努力合作的结晶,进一步强化了彼此的合作关系,并且使双方的共同客户加快了低功耗设计的速度,迎接低功耗设计挑战。
smic参考流程(3.2)采用了cadence的技术,是一套完整的对应cpf的rtl-to-gdsii低功耗流程,目标是使90纳米系统级芯片设计实现高效功耗利用。它结合了smic 90纳米逻辑低漏泄1p9m 1.2/1.8/2.5v 标准工艺,以及商用低功耗库支持。该流程在所有必要的设计步骤中都具备功耗敏感性,包括逻辑综合过程、模拟、可测性设计、等效验证、硅虚拟原型设计、物理实现与全面的签收分析。
cpf是由si2批准通过的一种标准格式,用于指定设计过程初期的低功耗节省技术--实现低功耗能力的分享和重用。cadence低功耗解决方案是业内最早的完整流程,将逻辑设计、验证、实现与si2标准的通用功率格式(cpf)相结合。
详情请访问:http://www.smics.com 或www.cadence.com.cn