Forte综合器产品具备SystemC到GDSII直接转换能力
发布时间:2008/5/28 0:00:00 访问次数:750
forte design systems发布了版本号为3.3的cynthesizer(tm) systemc综合器产品。通过集成cynthesizer ，magama设计自动化的blast create综合技术以及blast fusion布局布线技术，cynthesizer 3.3版是业界第一款提供从高层次systemc 到gdsii直接转换的高层次综合器产品。最新的发布版本也添加了systemc 行为ip库，图形分析环境，以及其它实现更好品质成果(qor)的特性。
“具有直接从systemc 算法到gdsii的直接关联在时间上给设计者提供了实现高品质成果的明显优势。” forte总裁兼ceo sean dart说，“我们新的cynware ip 库以及与合作伙伴产品的紧密结合给客户提供了从算法到第一时间产品硅片的最快途径。”
从systemc算法到gdsii的直接转换提供了对时序收敛的深刻理解
关于fort cynthesizer
forte 的cynthesizer通过从高层次算法自动生成高质量的硬件设计，大大减小了设计复杂芯片和系统所需要的时间。cynthesizer 被硅验证过具有超过手动编码rtl的可靠qor。 cynthesizer 已经被应用于超过130个设计，且被世界范围内超过25家的顶级系统的半导体公司应用在生产中。
forte design systems是一家领先的提供更高层次抽象设计的软件产品供应商。forte新颖的高层次综合技术使得采用asics、fpgas和socs进行算法设计创造复杂电子系统的设计团队大大减少了其设计和验证的时间。 forte总部位于 100 century center court, san jose, ca 95112。 更多的信息，请访问www.forteds.com 。
“具有直接从systemc 算法到gdsii的直接关联在时间上给设计者提供了实现高品质成果的明显优势。” forte总裁兼ceo sean dart说，“我们新的cynware ip 库以及与合作伙伴产品的紧密结合给客户提供了从算法到第一时间产品硅片的最快途径。”
从systemc算法到gdsii的直接转换提供了对时序收敛的深刻理解
借助forte对cynthesizer和magma公司的blast create(tm)的集成，设计者可以采用高层次的systemc 代码并直接进入gdsii，这给他们在设计过程中尽早提供了精确的定时和面积估计。设计者可以采用systemc进行架构探索并立刻得知何种设计将实现最佳布局布线(p&r)利用率。通过一些简单的配置设定，设计者可以自动地采用blast create对cynthesizer生成的verilog rtl进行综合从而得到一个门级的网络表，并自动采用magma的blast fusion实现布局布线。
较高层的抽象具有较少的具体实现细节。基于来自p&r过程的反馈，cynthesizer的时钟参数可以被进一步约束从而在无需重新编写源代码的情况下满足实现的需要。cynthesizer从systemc 到gdsii的流程给设计者提供了更高的抽象层同时保持了实现的细节和进度。
cynware：行为级systemc ip构建模块
联同cynthesizer 3.3版，forte 发布了它的cynware systemc ip 库，给设计者提供了可综合的构建模块从而加快实现他们的设计。由于这些预先设计的元素是实现不相关的，他们可以被重定位到不同的处理过程和qor目标中且无性能和面积的损失。
cynware ip库目前包含了可综合的：浮点数据类型，ieee754单精度和双精度，以及其它用户定义的指数和尾数宽度的组合；定点数据类型； 基本连接接口，诸如流数据、基于fifo，以及内存接口；连接amba(r) ahb(tm) 的主、从总线接口。
针对快速仿真的事务级模型被包含在所有的接口ip中其它特性和qor优化 forte cynthesizer 3.3版增加了下面的新特性和改进措施：
* cynthesizer workbench：一个新图形化交互式分析环境，其提供了多种不同数据的显示窗口，包括对控制和数据信号流、寄存器使用以及其它硬件细节的细致分析，这些显示窗口关联到被注释的源代码窗口。交叉关联显示使得更容易分析设计细节从而理解实现折衷以及实现更好qor。
* 高级输出端口时序控制：允许各种各样的输出端口时序和寄存器方案定义，提供了对驱动输出端口以及其时序的具体电路搭建的精确控制。
* 时序强度控制：当设计过程中使用一个单一的简单控制时，允许设计者设定时序强度的级别。
* 设计调度改进：对基本调度算法的改进使得cynthesizer更好地实现了包含对多内存条件访问的设计，从而降低总体设计延时。
价格和供货情况：现有的客户可以免费获得cynthesizer 3.3版。 cynware ip库由几个模块构成，其中的一些作为cynthesizer产品的一部分，其它的基于每个项目定价。
关于fort cynthesizer
forte 的cynthesizer通过从高层次算法自动生成高质量的硬件设计，大大减小了设计复杂芯片和系统所需要的时间。cynthesizer 被硅验证过具有超过手动编码rtl的可靠qor。 cynthesizer 已经被应用于超过130个设计，且被世界范围内超过25家的顶级系统的半导体公司应用在生产中。
关于forte design systems
forte design systems是一家领先的提供更高层次抽象设计的软件产品供应商。forte新颖的高层次综合技术使得采用asics、fpgas和socs进行算法设计创造复杂电子系统的设计团队大大减少了其设计和验证的时间。 forte总部位于 100 century center court, san jose, ca 95112。 更多的信息，请访问www.forteds.com 。
forte design systems发布了版本号为3.3的cynthesizer(tm) systemc综合器产品。通过集成cynthesizer ，magama设计自动化的blast create综合技术以及blast fusion布局布线技术，cynthesizer 3.3版是业界第一款提供从高层次systemc 到gdsii直接转换的高层次综合器产品。最新的发布版本也添加了systemc 行为ip库，图形分析环境，以及其它实现更好品质成果(qor)的特性。
“具有直接从systemc 算法到gdsii的直接关联在时间上给设计者提供了实现高品质成果的明显优势。” forte总裁兼ceo sean dart说，“我们新的cynware ip 库以及与合作伙伴产品的紧密结合给客户提供了从算法到第一时间产品硅片的最快途径。”
从systemc算法到gdsii的直接转换提供了对时序收敛的深刻理解
关于fort cynthesizer
forte 的cynthesizer通过从高层次算法自动生成高质量的硬件设计，大大减小了设计复杂芯片和系统所需要的时间。cynthesizer 被硅验证过具有超过手动编码rtl的可靠qor。 cynthesizer 已经被应用于超过130个设计，且被世界范围内超过25家的顶级系统的半导体公司应用在生产中。
forte design systems是一家领先的提供更高层次抽象设计的软件产品供应商。forte新颖的高层次综合技术使得采用asics、fpgas和socs进行算法设计创造复杂电子系统的设计团队大大减少了其设计和验证的时间。 forte总部位于 100 century center court, san jose, ca 95112。 更多的信息，请访问www.forteds.com 。
“具有直接从systemc 算法到gdsii的直接关联在时间上给设计者提供了实现高品质成果的明显优势。” forte总裁兼ceo sean dart说，“我们新的cynware ip 库以及与合作伙伴产品的紧密结合给客户提供了从算法到第一时间产品硅片的最快途径。”
从systemc算法到gdsii的直接转换提供了对时序收敛的深刻理解
借助forte对cynthesizer和magma公司的blast create(tm)的集成，设计者可以采用高层次的systemc 代码并直接进入gdsii，这给他们在设计过程中尽早提供了精确的定时和面积估计。设计者可以采用systemc进行架构探索并立刻得知何种设计将实现最佳布局布线(p&r)利用率。通过一些简单的配置设定，设计者可以自动地采用blast create对cynthesizer生成的verilog rtl进行综合从而得到一个门级的网络表，并自动采用magma的blast fusion实现布局布线。
较高层的抽象具有较少的具体实现细节。基于来自p&r过程的反馈，cynthesizer的时钟参数可以被进一步约束从而在无需重新编写源代码的情况下满足实现的需要。cynthesizer从systemc 到gdsii的流程给设计者提供了更高的抽象层同时保持了实现的细节和进度。
cynware：行为级systemc ip构建模块
联同cynthesizer 3.3版，forte 发布了它的cynware systemc ip 库，给设计者提供了可综合的构建模块从而加快实现他们的设计。由于这些预先设计的元素是实现不相关的，他们可以被重定位到不同的处理过程和qor目标中且无性能和面积的损失。
cynware ip库目前包含了可综合的：浮点数据类型，ieee754单精度和双精度，以及其它用户定义的指数和尾数宽度的组合；定点数据类型； 基本连接接口，诸如流数据、基于fifo，以及内存接口；连接amba(r) ahb(tm) 的主、从总线接口。
针对快速仿真的事务级模型被包含在所有的接口ip中其它特性和qor优化 forte cynthesizer 3.3版增加了下面的新特性和改进措施：
* cynthesizer workbench：一个新图形化交互式分析环境，其提供了多种不同数据的显示窗口，包括对控制和数据信号流、寄存器使用以及其它硬件细节的细致分析，这些显示窗口关联到被注释的源代码窗口。交叉关联显示使得更容易分析设计细节从而理解实现折衷以及实现更好qor。
* 高级输出端口时序控制：允许各种各样的输出端口时序和寄存器方案定义，提供了对驱动输出端口以及其时序的具体电路搭建的精确控制。
* 时序强度控制：当设计过程中使用一个单一的简单控制时，允许设计者设定时序强度的级别。
* 设计调度改进：对基本调度算法的改进使得cynthesizer更好地实现了包含对多内存条件访问的设计，从而降低总体设计延时。
价格和供货情况：现有的客户可以免费获得cynthesizer 3.3版。 cynware ip库由几个模块构成，其中的一些作为cynthesizer产品的一部分，其它的基于每个项目定价。
关于fort cynthesizer
forte 的cynthesizer通过从高层次算法自动生成高质量的硬件设计，大大减小了设计复杂芯片和系统所需要的时间。cynthesizer 被硅验证过具有超过手动编码rtl的可靠qor。 cynthesizer 已经被应用于超过130个设计，且被世界范围内超过25家的顶级系统的半导体公司应用在生产中。
关于forte design systems
forte design systems是一家领先的提供更高层次抽象设计的软件产品供应商。forte新颖的高层次综合技术使得采用asics、fpgas和socs进行算法设计创造复杂电子系统的设计团队大大减少了其设计和验证的时间。 forte总部位于 100 century center court, san jose, ca 95112。 更多的信息，请访问www.forteds.com 。
相关技术资料- 5-17双音频(DTMF)发生器HT9200AB
- 5-17第三代TPG3AD1S09 905 nm脉冲激光二极管
- 5-17全新X-Cite TETREM LED光源特点应用
- 5-17全球半导体市场规模及发展前景分析
- 5-17铁基液流电池（Iron-based Flow Battery， I
- 5-17板对板连接器SFM-103-T1-S-D-LC-K-TR
- 5-16相变存储器（PCM）技术Stellar P 和 G
- 5-16新一代可动态调整存储配置存储器应用详解
- 5-16第13代英特尔酷睿处理器工作原理
- 5-16CPU+GPU+NPU构成酷睿Ultra芯片
- 5-16CMOS图像传感器芯片应用前景分析
- 5-16HDR10 + 和 Dolby Vision 技术探究
- 相关IC型号
公网安备44030402000607
