莱迪思发布针对FPGA优化的32位MCU，提供开放源码
发布时间:2008/5/28 0:00:00 访问次数:517
latticemico32微处理器使用的查找表(lut)少于2千个，其结果是在大批量的情况下，在所选的latticeecp2 fpga中的fpga逻辑的成本低于1美元。这种精简指令集计算机(risc)的哈佛体系结构采用了32位的数据通道和指令，支持可选的数据和指令高速缓冲存储器以及由用户定义的指令。
latticemico32与其它嵌入fpga中的微处理器的显著区别在于：具有32个通用寄存器、高达32个外部中断以及双wishbone存储器接口。此外，该微处理器具有多种应用所需的高性能，针对latticeecp2 fpga的最高时钟频率大于100mhz(估计)。
为了加速微处理器系统的开发，latticemico32可能与一些可选的外围元件集成在一起。这些外围元件通过一个无专利权的、公有规范的wishbone总线接口与微处理器相连。这些外围元件包括：
·存储控制器
·异步sram
·片上的存储器块
·输入/输出(io)端口
·32位定时器
·直接存储(dma)控制器
·通用io(gpio)
·i2c主控制器
·串行外围接口(spi)
·通用异步收发器(uart)
基于eclipse c开发工具(cdt)环境的latticemico32系统开发工具，与莱迪思的isplever工具套件(6.0sp1或更高版本)无缝地集成在一起，让设计者能够在莱迪思的fpga上构建微处理器系统。latticemico32系统由三种工具构成：微系统构造器(msb)、c/c++ 软件工程环境(spe)和调试器。msb产生平台描述和用于硬件实现的相关hdl代码。它还能让设计者选择微处理器附带何种外围元件以及连接方式。c/c++ spe调用一个基于gnu的编译器、汇编器和连接器，使得代码的开发在由msb产生的平台上运行。调试器让设计者能够在指令集仿真器(iss)和物理硬件中观察并控制代码的执行。
为了帮助用户在硬件中迅速地评估其微处理器设计，莱迪思提供了一种latticemico32开发套件。该套件包含了莱迪思获奖的isplever软件设计工具、latticemico32系统开发工具套件和一块开发电路板。这块电路板具有能够帮助设计者从硬件评估过程中最大限度地获取价值的一些特性，包括：用于装载程序的flash存储器、可选的lcd和键盘接口以及多种其它外围接口——以太网、usb和rs232。
在由fpga供应商所提供的微处理器中，latticemico32据称是唯一的可以根据莱迪思的开放式源代码授权协议被授权使用生成微处理器及所选外围元件的hdl源代码的产品。这种独特的授权方式让设计者能够确保他们的专利设计仍然具有专利，并且允许硬件实现和销售，而无需单独的授权协议。此外，由莱迪思提供的、基于gnu的编译器、汇编器、连接器和调试器以标准的gnu通用公共授权(gpl)协议发布。这一开放式源代码通过提供下列功能使设计者受益：
·可见性：能让用户更好地理解微处理器核的结构和工作的内部细节。
·灵活性：能让用户群确定改进的地方，帮助开发更高品质的解决方案并作改动。
·可移植性：提供的结构是独立的，因此设计可以被移植到其它诸如asic等的硬件平台或者其它可编程器件。
针对latticeecp和latticeec fpga系列的latticemico32系统开发工具可以免费地从latticemico32中心下载。latticemico32开发套件定价为995美元。该套件包含定价为695美元的isplever设计工具，以及一块单独报价为595美元的开发电路板。莱迪思计划在年内推出针对latticeecp2、latticesc和latticexp fpga优化的微处理器核的版本。
latticemico32微处理器使用的查找表(lut)少于2千个，其结果是在大批量的情况下，在所选的latticeecp2 fpga中的fpga逻辑的成本低于1美元。这种精简指令集计算机(risc)的哈佛体系结构采用了32位的数据通道和指令，支持可选的数据和指令高速缓冲存储器以及由用户定义的指令。
latticemico32与其它嵌入fpga中的微处理器的显著区别在于：具有32个通用寄存器、高达32个外部中断以及双wishbone存储器接口。此外，该微处理器具有多种应用所需的高性能，针对latticeecp2 fpga的最高时钟频率大于100mhz(估计)。
为了加速微处理器系统的开发，latticemico32可能与一些可选的外围元件集成在一起。这些外围元件通过一个无专利权的、公有规范的wishbone总线接口与微处理器相连。这些外围元件包括：
·存储控制器
·异步sram
·片上的存储器块
·输入/输出(io)端口
·32位定时器
·直接存储(dma)控制器
·通用io(gpio)
·i2c主控制器
·串行外围接口(spi)
·通用异步收发器(uart)
基于eclipse c开发工具(cdt)环境的latticemico32系统开发工具，与莱迪思的isplever工具套件(6.0sp1或更高版本)无缝地集成在一起，让设计者能够在莱迪思的fpga上构建微处理器系统。latticemico32系统由三种工具构成：微系统构造器(msb)、c/c++ 软件工程环境(spe)和调试器。msb产生平台描述和用于硬件实现的相关hdl代码。它还能让设计者选择微处理器附带何种外围元件以及连接方式。c/c++ spe调用一个基于gnu的编译器、汇编器和连接器，使得代码的开发在由msb产生的平台上运行。调试器让设计者能够在指令集仿真器(iss)和物理硬件中观察并控制代码的执行。
为了帮助用户在硬件中迅速地评估其微处理器设计，莱迪思提供了一种latticemico32开发套件。该套件包含了莱迪思获奖的isplever软件设计工具、latticemico32系统开发工具套件和一块开发电路板。这块电路板具有能够帮助设计者从硬件评估过程中最大限度地获取价值的一些特性，包括：用于装载程序的flash存储器、可选的lcd和键盘接口以及多种其它外围接口——以太网、usb和rs232。
在由fpga供应商所提供的微处理器中，latticemico32据称是唯一的可以根据莱迪思的开放式源代码授权协议被授权使用生成微处理器及所选外围元件的hdl源代码的产品。这种独特的授权方式让设计者能够确保他们的专利设计仍然具有专利，并且允许硬件实现和销售，而无需单独的授权协议。此外，由莱迪思提供的、基于gnu的编译器、汇编器、连接器和调试器以标准的gnu通用公共授权(gpl)协议发布。这一开放式源代码通过提供下列功能使设计者受益：
·可见性：能让用户更好地理解微处理器核的结构和工作的内部细节。
·灵活性：能让用户群确定改进的地方，帮助开发更高品质的解决方案并作改动。
·可移植性：提供的结构是独立的，因此设计可以被移植到其它诸如asic等的硬件平台或者其它可编程器件。
针对latticeecp和latticeec fpga系列的latticemico32系统开发工具可以免费地从latticemico32中心下载。latticemico32开发套件定价为995美元。该套件包含定价为695美元的isplever设计工具，以及一块单独报价为595美元的开发电路板。莱迪思计划在年内推出针对latticeecp2、latticesc和latticexp fpga优化的微处理器核的版本。
相关技术资料- 5-14高精度智能磁性传感器芯片KTM5900
- 5-14新一代全光纤工业光总线技术应用前景
- 5-14通感控一体全光网芯片TS-PON Gen2
- 5-14Sub-GHz/Wi-SUN 收发器技术参数设计
- 5-14低功耗 8 位和 16 位微控制器（MCU）
- 5-14双 LVDS （OpenLDI） LCD 视频处理器
- 5-13业界新型“Dauerpower”逆变器SiC MOS
- 5-13电源管理芯片 (PMIC)应用详解
- 5-13 Power Management Buck/降压转换器̴
- 5-13AI GPU 和 TPU的超高功率密度电源模块
- 5-13高性能CMOS图像传感器芯片参数设计
- 5-13四丛集架构10核心方案SS1101处理器
- 相关IC型号
公网安备44030402000607
