soc 还是 sip？随着复杂系统级芯片设计成本的逐步上升，系统级封装方案变得越来越有吸引力。同时，将更多芯片组合到常规外形的单个封装中的新方法也正在成为一种趋势。

    要 点

    多裸片封装是建立在长久以来确立的提高电路密度的原则基础上的。

    用90nm工艺开发单片系统asic 的高成本促使人们研究多芯片的替代方案。

    很多雄心勃勃3d芯片封装的前兆是用于手机存储器中相对简单的叠式裸芯片结构。

    经过多年的单纯概念性研究以后，完全3d化芯片至芯片连接成为现实可行的技术。

    现在我们有了系统级封装（sip），或多芯片封装。以前它们叫做多芯片模块，更早时叫混合电路。本质上来说，这些都不是什么新鲜东西，无非是将多个有源元器件装入一个认为是 ic 的封装里。事实上，它就是集成电路的早期实现方法。在遥远的过去，常见的方法是用“单片 ic”表示厂商将所有功能集成到一个硅片上。而建立这种组合的基本动机至今没有变化。我们采取这种途径，是因为无法从技术上或经济上在单个芯片中实现某些功能的组合。随着时间的流逝，这些因素之间平衡的变化可能改变对多芯片解决方案的决策。

    很快有了更大内存

    决策过程的一个方面是依据工艺技术的极限。例如，对于内存，长期以来确立了一条通过创新封装提高器件密度的路径。当内存沿着摩尔定律发展时，在任何时点上 dram 芯片都有一个相应的最大可行尺寸。并且在那相同时刻，总会出现这个尺寸不够用的一些项目。一些专业供应商会将多个裸芯片装入标准单芯片外形尺寸的封装内，从而制造出满足要求的部件。通过预测封装印脚的未来发展，这些供应商已经能在产品上市之前几个月就可以估计并模仿出下一代单芯片部件的器件。由于 sram 内存单元的尺寸较大，它的密度总是比 dram 要落后一至两代，而将多个 sram 芯片封装为一个部件，就可以用类似的尺寸提供相等的密度。今天，这个办法同样已用在闪存上。像white electronic designs公司这样的供应商不断将多个芯片封装为一体，而且white electronic designs公司最近还宣布推出了一种 64 mb 的 flash mcp（多芯片封装），设计用于嵌入式应用和高可靠性应用，提供商用、工业和军用温度范围。该器件为13mm×22mm，159塑封球栅阵列（pgba，图1）。这款闪存组成是 8m×64，访问时间为 90、100 和 120 ns，每个扇区的擦除/编程循环为 100万次。价格并不便宜，在 500 片批量时，单价为 250 美元（工业温度）。

    当供应商必须针对经济因素和技术因素做出优化时，芯片划分问题的决策就成了一个更加微妙的过程，供应商要按照自己的工艺能力，提供最佳可能性的规范。很多年来，一直有两种制造所谓的“智能电源”器件的相反方法。这些智能器件包括了具有某种智能程度的电源控制功能，如某些驱动和保护电路，以及复杂的控制部件，也许还包括微控制器内核。有些供应商选择制造单芯片的办法，而其它供应商则在一个封装内用一个控制芯片外加一些独立电源开关的办法。单芯片方案需要复杂得多的制造工艺，而且设计师还要具备在单个芯片上处理电压和热应力的复杂设计能力。但它的好处是供应商可以使用比较简单的封装，无需考虑多个芯片在封装内的互连问题，因此也提高了成品率。反之，注重多芯片方法的倡导者则认为他们可以对控制部分和电源部分采用优化的工艺，因而有更好的总体性能，也（可能）制造出更可靠的部件。这两种不同方案已经共存了10年之久，现在供应商都能成功地在市场上提供两种方案，所以这种争论得到了很好的平衡。作为用户，除了考虑热与散热问题，你几乎不必了解厂家如何制造这种智能开关。附文“linear 技术公司介入电源模块争论”描述了电源领域新近增加的一种系统级封装。

    当射频设计师需要为射频功能（可能是 rf 自身或 rf 加基带部分）找一种单封装结构时，他们也有类似的各种选择。如蓝牙就出现了各种单片方案；市场领先者 csr公司 已经推出了自己第五代 bluecore 设计。但是，并非所有 rf 应用都能支持在供应商必须投资实现单芯片设计的 rf 与逻辑 cmos混合技术方面进行巨额投入。insight sip公司 在 same（sofia antipolis 微电子）论坛 2005 上的一篇论文中描绘了通向 rf 系统级封装的道路。该公司 cto chris barratt 对 rf 模块设计中基板的重要角色作了说明