位置:51电子网 » 技术资料 » 接口电路

集成式端接5×5mm和6×6mm封装可使电路板面积减小90%

发布时间:2023/8/13 11:12:14 访问次数:90

3.3V器件与1.5V 9FGU系列和1.8V 9FGV系列PCIe时钟发生器引脚兼容。

这些时序系列产品面向功耗和空间受限的消费类产品和其他高性能应用,可提供企业级应用性能,同时降低总体拥有成本。这些产品的潜在应用包括多功能打印机、服务器、机顶盒和固态硬盘等。整个产品系列与PCIe Gen1, Gen2和Gen3的时钟规范兼容。

工厂可编程版本,允许用户自定义默认配置,包括输出阻抗、控制输入极性、内部上拉或下拉电阻、以及针对晶体振荡器网路唤醒模式。这省去了几乎所有的外部粘合逻辑

9FGL06和9FGL08具有集成式端接,其超紧凑型5×5mm和6×6mm封装可使电路板面积减小90%。

工厂可编程版本能使器件得到快速优化,以满足客户的具体要求。该SoC-friendly 型器件大大超过了PCIe Gen3规范对于相位抖动的要求,并可满足未来的PCIe Gen4规范,非常适用于千兆以太网和其它RMS Jitter(12K-20Mhz)小于3ps高性能应用。

将相同的功能放进智能手表时,9 Degrees Freedom的Qlipp的加速度计和陀螺仪要比普通智能手表所使用的更加先进,而智能手表也无法分辨出正手和反手挥拍。

3.3V版的低功耗PCIe缓冲器及多路复用器,这些将与市场成功的9DBU/V和9DMU/V系列引脚兼容。

9FGL PCIe时钟发生器系列包括具有2、4、6、或8路输出的器件。时钟发生器支持有或无扩频的PCIe共同时钟架构,以及PCIe独立参考时钟结构。这些器件能够提供参考时钟的副本,在设计中可以节省一个晶体。

3.3V(L系列)系列具有多个业界第一,输出阻抗通过输出到输出配置,允许一个器件应用于混合阻抗环境,而无需采用外部端接元件。

深圳市慈安科技有限公司http://cakj.51dzw.com

3.3V器件与1.5V 9FGU系列和1.8V 9FGV系列PCIe时钟发生器引脚兼容。

这些时序系列产品面向功耗和空间受限的消费类产品和其他高性能应用,可提供企业级应用性能,同时降低总体拥有成本。这些产品的潜在应用包括多功能打印机、服务器、机顶盒和固态硬盘等。整个产品系列与PCIe Gen1, Gen2和Gen3的时钟规范兼容。

工厂可编程版本,允许用户自定义默认配置,包括输出阻抗、控制输入极性、内部上拉或下拉电阻、以及针对晶体振荡器网路唤醒模式。这省去了几乎所有的外部粘合逻辑

9FGL06和9FGL08具有集成式端接,其超紧凑型5×5mm和6×6mm封装可使电路板面积减小90%。

工厂可编程版本能使器件得到快速优化,以满足客户的具体要求。该SoC-friendly 型器件大大超过了PCIe Gen3规范对于相位抖动的要求,并可满足未来的PCIe Gen4规范,非常适用于千兆以太网和其它RMS Jitter(12K-20Mhz)小于3ps高性能应用。

将相同的功能放进智能手表时,9 Degrees Freedom的Qlipp的加速度计和陀螺仪要比普通智能手表所使用的更加先进,而智能手表也无法分辨出正手和反手挥拍。

3.3V版的低功耗PCIe缓冲器及多路复用器,这些将与市场成功的9DBU/V和9DMU/V系列引脚兼容。

9FGL PCIe时钟发生器系列包括具有2、4、6、或8路输出的器件。时钟发生器支持有或无扩频的PCIe共同时钟架构,以及PCIe独立参考时钟结构。这些器件能够提供参考时钟的副本,在设计中可以节省一个晶体。

3.3V(L系列)系列具有多个业界第一,输出阻抗通过输出到输出配置,允许一个器件应用于混合阻抗环境,而无需采用外部端接元件。

深圳市慈安科技有限公司http://cakj.51dzw.com

热门点击

 

推荐技术资料

耳机放大器
    为了在听音乐时不影响家人,我萌生了做一台耳机放大器的想... [详细]
版权所有:51dzw.COM
深圳服务热线:13692101218  13751165337
粤ICP备09112631号-6(miitbeian.gov.cn)
公网安备44030402000607
深圳市碧威特网络技术有限公司
付款方式


 复制成功!