ASIC对编码风格和编码技术的要求更高，为了有利于后端以及后续的check，这就要求所有模块的coding风格要一致。

ASIC做逻辑设计更趋于保守，对代码的任何改动都要很谨慎，并且要做备选的选择，以防改错。RTL的任何修改几乎都是增量修改，即便以前的逻辑错了，也不会删掉，而是多做一个分支。

FPGA有很多用现成IP，需要考虑开发板上的资源合理的利用，不能把某一资源撑爆了，而且FPGA存在资源浪费问题。ASIC很少考虑这种问题，ASIC考虑的永远是性能和功耗，在逻辑选择上除了SRAM，CLK和复位相关，都是手写的，逻辑基本没有浪费，也更加紧凑。

此外，DesignWare Embedded Memory IP（包括双端口SRAM）可降低Speedster7t FPGA的功耗，DesignWare DRD4 IP具有全面和广泛的可靠性、可用性和可维护性（RAS）能力。

PCI Express (PCIe) 5.0具有低延迟特性，可支持16条链路和512位数据路径宽度，因此可提供更大的带宽和更好的功耗效率。并计划在其下一个设计中继续使用DesignWare IP。

通用DSP库为最常见的数字信号处理组件提供高效的FPGA实现，如FIR和CIC滤波器、混频器、CORDIC和函数逼近。它还提供将DSP系统连接在一起所需的必要的胶合逻辑，如多路复用器、流分配器、缓冲区、TDM并行转换器和定点格式转换器。

用户应用程序通过一个简单的API与FPGA通信，该API使用隐藏底层协议复杂性的读/写命令。支持流访问和内存映射访问。

FPGA Manager IP解决方案通过USB 3.0、千兆以太网或PCI Express实现了主机PC和FPGA之间简单而高效的数据传输。磁场定向控制可用于无刷直流电机（BLDC），支持步进电机的等步细分控制。

来源：eefocus.如涉版权请联系删除。图片供参考