单线协议拥有错误检测和重试功能

发布时间:2020/10/30 12:45:33 访问次数:1245

莱迪思可为您提供行业最易于使用的FPGA开发工具。在单线聚合解决方案中，莱迪思还提供全套参考设计资源，搭配其行业领先的iCE40 UltraPlus™ FPGA：

易于修改、参数化的单线聚合参考设计的源代码，可在莱迪思 Radiant 设计工具上运行

免费使用 Lattice Radiant®设计工具

相关的参考设计用户指南

单线聚合演示和开发板

并非所有的设计团队都有FPGA设计经验。幸好，莱迪思也专为非FPGA设计人员提供解决方案。

非FPGA设计人员使用iCE40 UltraPlus实现单线聚合

拿一个基于微控制器（MCU）的系统举例。设计团队的某些成员可以熟练使用C或C ++之类的语言来开发软件，然后运行软件编译器，软件编译器以机器代码生成可执行文件。团队的其他成员只需将此机器代码文件加载到MCU中，无须了解编程相关的任何信息。

两片FPGA之间的单线通信速度约为7.5 Mbps。该设计也可自行配置——可以调整I2C / I2S总线数量和GPIO数量以及单线协议数据包的长度，并且FPGA之间的单线协议拥有错误检测和重试功能。该解决方案的特性的简要概述如下：

最多聚合7个通道

单线上的原始数据速率约为7.5 Mbps或更高

数据包长度可变，可有效利用单线带宽

接收端出现奇偶校检错误时可重新进行传输

支持I2C的Fast-mode (400 kbps)和Fast-mode Plus（1 Mbps）

I2C中断可以使用GPIO和基于事件的传输来实现

I2S支持单个立体声通道、48K hz采样速率、高达32位采样以及双向支持

FPGA开发人员的专长是使用Verilog或VHDL等硬件描述语言（HDL）描述设计，然后运行被称之为逻辑综合引擎的硬件编译器，将HDL生成配置文件，也就是常说的位流。团队的其他成员可以将位流载入FPGA，无需了解关于FPGA设计的任何内容。

首个针对非FPGA设计人员的单线聚合解决方案提供了五种预先综合的位流。这些配置是对诸多实际应用分析的结果，可以满足各类系统设计的要求。

提供预编译的位流，拥有五种常见配置,莱迪思还提供免费的单线聚合设计服务。您可以访问莱迪思的单线聚合开发板网页，填写表格，明确您的设计所需的通道组合，之后莱迪思设计团队将通过电子邮件给您发送相应的位流文件。

iCE40 UltraPlus FPGA,为了更好地阐述本文内容，我们需要简单了解一下实现单线聚合的器件。iCE40 UltraPlus FPGA拥有灵活的逻辑架构、2800或5280个4输入查找表（LUT）、可定制的通用I/O（GPIO）、多达80 Kb的嵌入式存储块（EBM）和多达1 Mb嵌入式SRAM。