CPU方面，天玑720采用八核心架构，具体来说是2颗2.0GHz主频的ARM Cortex-A76大核和6颗2.0GHz主频的ARM Cortex-A55。

骁龙765G是采用主频为2.4GHz的单个Kryo 475(基于ARM Cortex-A76的Prime核心)+主频为2.2GHz的单个Kryo 475(基于ARM Cortex-A76的性能核心)和6个频率为1.8GHz的基于ARM Cortex-A55的节能内核。

天玑720的2个A76+6个A55的整体组合方式，与定位高端的骁龙765G一致，只是具体到两个大核心方面有主频高低之分。

rpmh天玑720的GPU采用ARM Mail-G57，它采用了和Mali G77一样的Valhall架构，相较于过去三年的Bifrost架构，ARM改进了图形指令集、运算架构等。较前作G52(比如麒麟810就集成了Mali G52 MP6)，G57有着1.3倍的性能，能效提升30%、性能密度提升30%、机器学习提升60%。

定位高端的天玑820便是采用此GPU。两者区别：天玑720的GPU部分具体为ARM Mail-G57 MC3，天玑820的具体为Mali G57 MC5。

快速傅里叶变换(FFT)作为计算和分析工具，在众多学科领域(如信号处理、图像处理、生物信息学、计算物理、应用数学等)有着广泛的应用。在高速数字信号处理领域，如雷达信号处理，FFT的处理速度往往是整个系统设计性能的关键所在。

针对高速实时信号处理的要求，软件实现方法显然满足不了其需要。近年来现场可编程门阵列(FPGA)以其高性能、高灵活性、友好的开发环境、在线可编程等特点，使得基于FPGA的设计可以满足实时数字信号处理的要求，在市场竞争中具有很大的优势。

在FFT算法中，数据的宽度通常都是固定的宽度。在FFT的运算过程中，特别是乘法运算中，运算的结果将不可避免地带来误差。

FFT算法的基本思想就是利用权函数的周期性、对称性、特殊性及周期N的可互换性，将较长序列的DFT运算逐次分解为较短序列的DFT运算。针对N=2的整数次幂，FFT算法有基-2算法、基-4算法、实因子算法和分裂基算法等。这里，从处理速度和占用资源的角度考虑，选用基-4按时间抽取FFT算法 (DIT)。对于N=4γ，基-4 DIT具有log4N=γ次迭代运算，每次迭代包含N/4个蝶形单元。

每级均由延时单元、转接器(SW)、蝶形运算和旋转因子乘法4个模块组成，延时节拍由方框中的数字表示。各级转接器和延时单元起到对序列进行码位抽取并将数据拉齐的作用。每级延时在FPGA内部用FIFO实现，不需要对序列进行寻址即可实现延时功能。数据串行输入，经过3级流水处理后，串行输出。

转接器有一定的工作规律。当第0级变换做完进入转接器SW1前，先对后三路数据进行一定节拍的延时，延迟节拍分别为4，8，12。为了说明规律，把输入转接器的四路数据按照前后次序进行分组，每4个时钟节拍为1组，共16组。在数据流串行经过转接器SW1时，第0组中的数据保持不变，第1组中的数据与第4组中的数据交换;5不变，2和8交换，3和12交换，6和9交换;10不变，7和13交换，11和14交换，15不变。交换完毕后，前三路数据经过延迟节拍分别为12，8，4的FIFO存储器输出。

转换规律对于SW2也是适用的，只是转接器前后的延时节拍和分组的大小有所不同。

为了实现算法的流水线设计，存储器RAM设计为64×16 b的双端口RAM，即在时钟信号和写控制信号同时为低电平时，从输入总线写入RAM;在时钟信号和读控制信号同时为高电平时，从RAM输出数据。

ROM为17×16 b的ROM，储存经过量化后的旋转因子，旋转因子为正弦函数和余弦函数的组合。根据旋转因子的对称性和周期性，在利用ROM存储旋转因子时，可以只存储旋转因子的一部分。