SS143A下一个时钟到来时,再回到s1状态接受下一个数码。控制单元有多个输出,状态图中标出输出变量的,在该状态下为1,其余情况下各个输出均为0。例如在S3状态,CⅣr为1,其余输出均为0。

设计控制单元电路,表10.2.3 控制器状态转换表,图10.2.16所示控制单元ASM图的硬件实现,采用一个触发器对应一个状态的方法。用六个D触发器FF。~FF5的输出表示s。~S5六种状态,开锁过程中的每一时刻,只能有一个状态为1,其余状态为0。根据图10,2.17所示的状态图,可以列出控制单元的状态转换表,如表10.2.3所示。以次态是s1状态为例说明列表过程。在图10,2.17中有三个箭头s。状态、S3状态和S1.

需要使用Altera公司提供的编程电缆,其电缆包括MBlaster、 ByteBlaster-

MV、ByteBlaster Ⅱ、USB-Blaster和EthernetB1aster。MasterBlaster电缆可以使用电缆使用并串口也可以用于USB口进行编程,ByteBlasterMⅤ和ByteBlasterⅡ行口编程,而USB-Blaster使用USB口,EthernetBlaster使用Ethernet口。而且ByteBlaster Ⅱ、USB-Blaster和EthernetBlaster三种电缆除可以对CPLD、FPGA器件进行编程外,还提供对FPGA串行配置器件进行编程的功能。

单击编程器窗口的start按钮,开始编程,编程结束时有提示信息出现。有较强的抗干扰能力,从而能长期稳定地存储1位二进制数据。图5.1.3中第3个平衡点位于v。l和t。2的逻辑1和逻辑0之间,该点既不是0,也不是0的有效逻辑电平,它同样满足两个非门的特性,表面看来电路似乎可以稳定在该点。但考虑到实际电路中总是有噪声存在,这种稳定就难以维持了。在G1和G2的传输特性中,由于该点处于增益很高的电压放大区,且G1与G2已连接成正反馈环,假定vII出现微弱的噪声,例如极微小的下降,便会使v。1产生少量上升,该变化会使‰产生较大的下降,如图5,1.3中指向c的箭头所示。c点的%2同时又等于vI1,这种正反馈的结果,驱动v01到达d点。

反馈环路使这种“再生”过程不断地继续下去,顺着图中箭头的指向,最终达到左上角的稳态平衡点,即Q=1。反之,若起始v1的引发噪声是略微上升,则电路的最终稳定状态为0=0。

综上所述,因为随机噪声可以使电路倒向另外两种稳态中的任意一种,传输特性上的第三个平衡点并不是真正意义上的电路稳态,所以称为介稳态。可以设想,若在双稳态电路的一个非门输人端施以足够幅值的脉冲信号,使电路越过介稳态点,则可将电路从一种状态转换到另一种状态,从而实现对电路逻辑状态的控制。下一节将要讨论的基本sR锁存器,就是利用这个原理工作的。

为什么图5,1.2所示的电路能长期保持状态不变?

从模拟分析的角度看,图5.1.2所示的电路构成正反馈环路,为什么它不会产生自激振荡?

锁存器和触发器①是构成各种时序电路的存储单元电路,其共同特点是都具有0和1两种稳定状态,一旦状态被确定,就能自行保持,即长期存储1位二进制码,直到有外部信号作用时才有可能改变。锁存器是一种对脉冲电平敏感的存储单元电路,它们可以在特定输入脉冲电平作用下改变状态。