S07K230与简单PLD(PAL、GAL等)相比,CPLD的集成度更高。CPLD具有更多的输入信号、更多的乘积项和更多的宏单元。尽管各厂商生产的CPLD器件结构系In system Programmabmy的缩写。

千差万别,但它们仍有共同之处,图7.3.1所示是一般CPLD器件的结构框图。其中逻辑块①就相当于一个GAL器件(见6,7节),CPLD中有多个逻辑块,这些逻辑块之间可以使用可编程内部连线实现相互连接。为了增强对I/0的控制能力,提高引脚的适应性,CPLD中还增加了I/o控制块。每个I/0块中有若干个I/o单元。

逻辑块的构成如图7.3.2所示。它主要由可编程乘积项阵列(即与阵列)、乘积项分配、宏单元三部分组成 ,其结构类似于GAL。 对于不同厂商、不同型号的 CPLD,逻辑块中乘积项的输人变量个数刀和宏单元个数而不完全相同。例如,Xilinx公司的XC9500系列中 ,乘积项输人变量有36个 ,宏单元为18个。Altera公司的MAX7000系列有36个乘积项输人变量,16个宏单元。

图7.3,2 逻辑块的构成

各公司CPLD中的逻辑块名称不一。如Function Block,FB(Xilinx),Logic Anay Block,LAB(Altera), Genenc Logic Block, GLB(Lattice)。

可编程乘积项阵列，乘积项阵列有汜个输入,可以产生而变量的乘积项。一般一个宏单元对应5个乘积项,这样,在逻辑块中共有5×屁个乘积项。例如,XC9500系列的逻辑块中有90个36变量乘积项,MAX7000系列的逻辑块中有80个36变量乘积项。

目前声表面波滤波器的中心频率可在10MHz~1GHz之间,相对带宽为5%~50%,插人损耗最低仅几个分贝。

下午学技能 石英晶体振荡器与陶瓷谐振元器件的检测，石英晶体振荡器的主要参数石英晶体振荡器的主要参数有标称频率、负载电容、激励电平、工作温度范围及温度频差、长期稳定性等。

标称频率是指在规定的负载电容下晶振的振荡频率即为标称频率,通常标识在晶振外壳上。

振外壳所标注的频率,既不是串联谐振频率也不是并联谐振频率,而是在外接负载电容时测定的频率,数值介于串联谐振频率与并联谐振频率之间。 相同两个晶振外壳所标注的频率一样,在实际工作中频率也会有偏差。

调整频差 是指在规定条件下,基准温度(25℃±2℃)时工作频率相对于标称频率所允许的偏差。用ppm(10ˉ6)表示。

温度频差 是指在规定条件下,在工作温度范围内相对于基准温度(25°C±2℃)时工作频率的允许偏差。

老化率 是指在规定条件下允许的晶振工作频率随时间的相对变化。以年为时间单位,称为年老化率。