图7.9展示出了多斜坡概念:首先进行粗略转换,其输出被存储在2位存储单元中(在本示例中为两个位,具有四个并行斜坡)。

   这些2位不仅表示数字字段的最高有效位,还包含用于精确转换的列所需要分配的斜坡的信息。在后者中,将4个平行的斜坡提供给所有列,但是每个列只针对一个特定的斜坡进行验证。应该说明的是,转换速率的增加意味着并行斜坡数量的增加(忽略执行粗略转换所需的时间)。

N0734YS160

   这个实现单斜率多斜坡架构列并行ADC的示例体现了CMOS图像传感器的关键优势:将模拟和数字电路单片集成作为图像传感器的核心器件。同时考虑到成像器的噪声特性,以便在速度和功耗方面尽可能地改善该片上电路。