不相容的信号线(数字与模拟、高速与低速、大电流与小电流、高电压与低电压等)应相互远离,不要平行走线。分布在不同层上的信号线走向应相互垂直。 JM1aN-TMP-DC24V这样可以减少线间的电场和磁场耦合干扰。

   信号线的布置最好根据信号的流向顺序安排。一个电路的输出信号线不要再折回输人信号线区域。

   信号线不要离印制板边缘太近,留有的宽度应至少大于轨线层和地线层的距离 (约为0.15mm),否则会引起特性阻抗变化,而且容易产生边缘场,增加向外的 辐射。

   时钟发生器如果有多个负载,则扇出不能用树形结构走线,而应用蜘蛛网形结 构走线,即所有的时钟负载直接与时钟功率驱动器相互连接。 PCB是电子产品最基本的部件,也是绝大部分电子元器件的载体。当一个产 品的PCB设计完成后,可以说其核心电路的骚扰和抗扰特性就基本已经确定下来 了,要想再提高其EMC特性,就只能通过接口电路的滤波和外壳的屏蔽来“围追 堵截”了,这样不但大大增加了产品的后续成本,也增加了产品的复杂程度,从 而降低了产品的可靠性。可以说一个好的PCB可以解决大部分的电磁骚扰问题, 只要同时在接口电路排板时增加适当瞬态抑制器件和滤波电路就可以同时解决大部 分抗扰度问题。

   高速信号线要尽可能的短,以免干扰其他信号线。在双面板上,必要时可在高速信号线两边加隔离地线。多层板上所有高速时钟线都应根据时钟线的长短,采用相应的屏蔽措施。

   所谓阻抗匹配即信号线的负载应与信号线的特性阻抗相等。特性阻抗与信号线的宽度、与地线层的距离以及板材的介电常数等物理因素有关,是信号线的固有特性。阻抗不匹配将引起传输信号的反射,使数字波形产生振荡,造成逻辑混乱。通常信号线的负载是IC输人脚,阻抗基本稳定。造成不匹配的原因主要是信号线走线过程中本身的特性阻抗的变化,如走线的宽窄不一、走线拐弯、经过过孔等。所以布线时应采取措施,使得信号线全程走线的特性阻抗保持不变。高速信号线尽量布置在PCB同一层上,不经过过孔。一般数字信号线应避免穿过两个以上的过孔。信号线拐9O°直角会产生特性阻抗变化,所以拐角处应设计成弧形或走线的外侧用两个笱°角连接过渡。