在实际电路设计中,时钟等L9302-AD 周期工作电路元件要进行重点的去耦处理。这是因为这些元件产生的开关能量相对集中,幅度较高,并会注人电源和地分配系统中。这种能量将以共模和差模的形式传到其他电路或子系统中。去耦电容的自谐振频率必须高于抑制时钟谐波的频率。典型的,当电路中信号沿为2m或更小时,选择自谐振频率为10~30MHz的电容。常用的去耦电容是01uF并上0.OO1uF,但是因为它的感性太大、充放电时间太慢而不能用作⒛0~300MHz以上频率的供电源。一般PCB电源层与地层之间分布电容的自谐振频率在200~400MHz的范围内,如果元器件工作频率很高,只有借助PCB层结构的自谐振频率(作为一个大电容)来提供很好的EMI抑制效果,通常具有一平方英尺面积的电源层与地层平面,当距离为1而l时,其间电容为”5pF。

   在PCB△进行元件放置时,要保证有足够的去耦电容,特别是对时钟发生电路来说,还要保证旁路和去耦电容的选取要满足预期的应用。自谐振频率要考虑所有要抑制的时钟的谐波,通常情况下,要考虑原始时钟频率的五次谐波。以一个实际例子来说明如何来选择去耦电容(虽然这种方法在实际电路设计中并不实用),假设电路中有50个驱动缓冲器同时开关输出,边沿速度为1Ⅱ,负载为⒛pF,电压 为2.5Ⅴ,允许波动范围为√-2%(如果考虑电源层的阻抗影响,可允许的波动范围可增加)。