电感是引起电容在自谐振频率以上失去去耦作用的主要因素。所以在实际电路应用中,必须将在PCB中的电容连接线电感(包括过孔等)考虑进去。 L188EC13某些电路如果工作频率很高,这个频率上要比电容在电路中呈现的自谐振频率范围高很多,就不能使用该电容。例如,一个0.1uF的电容不能给100MHz有源晶振电源去耦,而0.OO1uF电容在不考虑实际引线、过孔电感的情况下,就是一个很好的选择,这是因为I00MHz及其谐波已经远远超过了0.1uF电容的谐振频率。

    阻抗公式(5.1)反映的是考虑ESR和ESL等寄生参数的影响的情况。EsR是指电容中的电阻损耗。这种损耗包括金属极板上的分布平板电阻,内部两个极板的接触电阻及外部连接点的电阻。高频信号的趋肤效应会增加元件布线的电阻值。因此,高频ESR高于等值情况下的直流ESR。ESL是指在器件封装内部抑制电流流动所用的损耗部分。约束越厉害,电流密度越高,ESL越高。必须考虑宽度对长度的比率来减小寄生参数。对于理想的平板电容,电流一律从一边流入、另一边流出,电感几乎为0。这种情况下z在高频时接近Rs而不表现为固有的谐振,PCB中的电源和地平面的结构就是这样的。理想电容的阻抗随频率以-⒛dB/dec的速度减小。而实际电容,因为有引线电感,电感阻止电容向期望的方向变化。在自谐振点以上,电容的阻抗变为感性并且以⒛dB/dec的速度增加,如图5.8所示.