并联RLC电路在谐振点处有以下特征:

   ・阻抗最大 L188EB13

   ・阻抗等于电阻

   ・相位差为0

   ・电流最小

   ・能量转换(功率)最小

   选择旁路和去耦电容时,并非取决于电容值的大小,而是电容的自谐振频率,并与所需旁路式去耦的频率相匹配。在自谐振频率以下电容表现为容性,在自谐振频率以上电容变为感性,这将减小RF去耦功能。表5-1显示了两种类型的瓷片电容的自谐振频率,一种是带

有0.笏英寸引脚的,另一种是表贴的: 表贴电容的自谐振频率较高,尽管在实际应用中,它的连接线的电感也会减小其优势。较高的自谐振频率是因为小包装尺寸的径向的和轴向的电容的引线电感较小。据统计,不同封装尺寸的表贴电容,随着封装的引线电感的变化,它的自谐振频率的变化在±2~5MHz之内。插件的电容只不过是表贴器件加上插脚引线的结果。对于典型的插件电容,它的引线的电感平均为每0.01英寸2.5nH。而表贴电容的引线电感平均为InH。

   综合以上可得,使用去耦电容最重要的一点就是电容的引线电感。表贴电容比插件电容高频时有更好的效能,就是因为它的引线电感很低。图5.6、图5.7分别是常用插件和表贴不同容值电容的频率阻抗关系图,从图中可以看出自谐振频率点,仅供参考。