美国德州仪器日前开发成功了在单芯片中集成3个PLL电路的时钟发生器（Clock Generator）IC“CDC5806”。在峰值与峰值（Peak to Peak）之间将时钟的不稳定性减小到了最大150ps，比该公司原产品少了50ps。预计将会应用于DVD录像机和家用游戏机。由振荡器输入54MHz的系统时钟后，可根据不同的用途输出不同的时钟信号。比如，面向音频信号可输出12.288MHz和16.9344MHz，面向微处理器可输出64MHz，面向ASIC可输出32MHz，面向USB接口可输出48MHz等多种频率的时钟信号。     该产品使用SiGe技术生产。“由于在单芯片中集成了多个PLL，因此SiGe就比CMOS能更好地避免相互的电磁波噪音干扰。为了减小峰值到峰值的不稳定性，我们认为SiGe最合适”（日本德州仪器 高性能模拟业务部 高性能模拟产品规划部 HSCC研究小组负责人毛塚浩）。工作电压为+3.3V、工作电流为35mA、采用20引脚的TSSOP封装。

    该公司计划2005年第1季度提供CDC5806下一代产品的样品。下一代产品有2个特点。一个是时钟信号的上升控制。准备了4种时钟信号的上升方式，以便控制信号的过冲。另一个特点是配备用来控制时钟IC辐射的电磁波噪音的SSC（Spread Spectrum Control，扩频控制）电路。

    关于SSC电路，开发面向电脑的时钟发生器IC的美国Cypress半导体和美国集成元件技术（Integrated Device Technology，IDT）公司的产品已经配备了这种功能。日本德州仪器之所以要在下一代产品中集成SSC电路，看来是因为该公司认为Cypress和IDT公司将来有可能推出面向数字家电的产品线。目前的计划是封装调制度（Degree of Modulation）为3%、支持Down Spread（下扩）方式的SSC电路。据称，用户可根据所需用途，以0.5%为单位改变调制度。