A1tc⒙№osⅡ是一个基于FPGA器件的可灵活定制的CPU系统,可随时根据外设的变动,通过soPC B“ldcr平台进行定制裁剪,灵活配置IP软核以获得相互适应,得到所需的SoPC(s阝temon a Programmablc Chip)式的CPU系统。 SN65ALS180DR

   基本的soPC的硬件大致可以分为3个部分:FPGA部分、存储器部分和外围元件部分。FPGA部分包含由用户定制的:至少一个Nios Ⅱ RIsC处理器内核、片内可编程高速RAM资源、下载和调试程序的JTAG UART通信模块、内部定时器、Avolon总线控制器和PIo接口块、可能包含部分的可编程模拟电路。为使№os系统正常工作,在FPGA外围有外扩的存储器部分。外围元件部分有时钟信号源、输入按键等人机接口电路、输出显示设备等。

   A1tera soPC系统设计流程大致有:系统分析、硬件设计、软件设计协同验证与调试。又可以分为硬件开发和软件开发两个流程,如图5.5.1所示。硬件开发过程主要由用户定制系统硬件,由Quartus Ⅱ平台下的soPC B证lder工具完成系统硬件和对应的开发软件的生成。QuartLIs II Ⅴ120的Nios Ⅱ Eclipse是进行SOPC的软件开发设计、调试和运行的工具,是图形化的软件集成开发环境(旧版本的Nios Ⅱ IDE,界面有所更新)。