由于该信号线有较长的一段线布置在PCB边缘,因此这段布置在PCB边缘的信号线会“拾取” OG-320816外部注人到产品中的共模干扰,并转化为差模干扰(即AsIC信号输人端口与ASIC工作地之间的干扰,干扰原理见案例臼分析)。根据案例臼中的干扰原理分析,这个差模干扰电压(图6.73中A点的电压)不但与印制线和参考接地板之间的寄生电容大小有关,还与AsIC信号端口和其工作地之间的阻抗有关,而ASIC信号端口与其工作地之间的阻抗和图6.73中的Ra,R,Rb都有关系,它是R,Rb串联再与Ra并联的结果,Ra是个较大的一个值,如kΩ级,而Rb是个很小的值,这样R的大小直接决定了A点的电压。当R从1kΩ变为100Ω时,A点的干扰电压也大大降低了(比原来降低约90%),所以测试通过。

   【处理措施】

   按以上分析,把布置在PCB边缘的信号线移到PCB内部,或将信号线上的串联电阻从1kΩ改为100Ω。

   【思考与启示】

    (1)不要将电路中的敏感线布置在PCB边缘;

   (2)芯片信号端口所受的干扰与芯片信号端口的输人阻抗有关,高输入阻抗的芯片信号端口更容易受干扰影响。因此,在电路设计中,要杜绝未用的芯片信号端口悬空(特别是高输入阻抗的芯片端口,如CMOs器件的输入端口),并要求通过低阻抗接工作地。