在过去的二十年间，ASIC与FPGA一直是电子设计的主流技术。在相当长的一段时间内，二者不同的技术特征造就了它们在各自服务的应用市场分配上的差异——ASIC被施用于大批量的专用产品，以尽可能摊薄高额的设计与制造成本，实现良好的性价比；FPGA虽单价昂贵，但由于其现场可编程的灵活性广受小批量应用的青睐，很多时候还被用做ASIC设计过程中的原型设计工具。

然而在最近的几年中，原有的平衡逐渐被打破。随着半导体制造技术的进步，硅器件的单位面积制造成本迅速降低，FPGA以前由于较大的硅面积占用带来的不经济性影响正在被不断削弱；相反随着设计复杂性的增加，ASIC产品设计开发费用和掩模制备成本在整个工程成本中的比重越来越大。加之面市时间的压力对产品设计的快捷性和灵活性提出更高的要求，因此FPGA表现出明显强于ASIC的发展势头，这反映在新开工设计项目对设计方法的选择上——近年来，新项目对FPGA的采用比例增长迅速而ASIC的用户群则在萎缩。

但原有FPGA架构固有的弱点——如功耗高、速度慢、资源冗余等——使其在面对复杂功能设计的要求时还是会感到吃力，因此人们开始考虑通过技术上的融合在ASIC与FPGA之间寻找一条“中间道路”。在其中，结构化ASIC（Structured ASIC）可以说是最成功的尝试。该技术的核心思路就是预先在硅片上嵌入必要的功能电路模块，开发者只需要对最后的金属布线层进行个性化编程以完成设计，而不需要象ASIC设计那样定义芯片所有掩模层，由此带来的最直接的影响就是掩模成本的大幅降低，根据Gartner Dataquest的估算，基于0.13μm工艺的每项结构化ASIC设计的掩模费用大约为10万美元，而相同工艺条件下如果采用传统的ASIC设计其掩模成本将达到65万美元。随着设计要求工艺线宽的减小，结构化ASIC在掩模成本上的经济性将更加明显。LSI Logic、NEC 、AMI Semiconductor、Fujitsu、Chip Express和Lightspeed Semiconductor等公司都是结构化ASIC技术的积极推动者，而FPGA厂商Altera公司加入结构化ASIC阵营的举动更使人们对该技术的未来增添了几分信心。Gartner Dataquest预测结构化ASIC市场将从2002年的110万美元增加到2007年的8.48亿美元。

Gartner Dataquest副总裁兼主任分析师Bryan Lewis将结构化ASIC这种同时具有功能复用和可配置特性的器件定义为一种平台化的ASIC（Platform ASIC）。他同时指出结构化ASIC实际上只是平台化ASIC技术的一种，是一种“基于阵列的平台（Array-based platform）”，除此之外，现有平台化ASIC的技术形态还包括“标准单元+PLD芯核平台（Cell-based with PLD core platform）”和“标准单元平台（Cell-based platform）”。按照Bryan Lewis的定义，前者是通过在标准单元ASIC中加入嵌入式PLD芯核来实现平台的可配置性；后者则是通过固化器件中的大部分功能模块而对局部逻辑进行全套掩模的客户化设计的方法增强ASIC产品应用的可扩展性。但与结构化ASIC相比，这两种平台化ASIC在应用范围上会受到限制，这是因为对于“标准单元+PLD芯核平台”来说目前还没有一种成熟的嵌入式PLD芯核，同时近期内在基于该器件的开发方法学方面也会遇到一些挑战；而由于“标准单元平台”的客制化需要全套掩模，从经济性上来讲其用户也只能是限于财大气粗、芯片消费量大的系统厂商。因此从应用接受程度上看，在可以预见的未来结构化ASIC将是平台化ASIC的主流，Bryan Lewis认为到2007年采用结构化ASIC的设计数量仍将占到平台化ASIC设计总量的80%。

以上所介绍的还不是未来在设计中我们可能接触到的平台技术的全部——在ASIC厂商苦心构架新的平台化ASIC产品并为进入新的应用领域摩拳擦掌之时，FPGA厂商已经在市场上贩卖他们竞争性的基于FPGA的平台化产品了。FPGA厂商的技术思路很直接明了，即在FPGA产品中嵌入硬核或软核微处理器，以及其他外围功能模块，使FPGA器件在保持设计灵活性的基础上有能力实现更复杂、更高性能要求的系统设计。Xilinx与Altera都为此专门开发了嵌入式微处理器芯核或购买了流行的CPU架构的授权。可以预见FPGA平台化产品的市场推广速度将高于平台化ASIC技术，其中最重要的一点理由就是与ASIC相比FPGA产品拥有更广泛的客户群，他们中很多都是潜在的平台化FPGA产品的应用者。

很显然，与十年前相比我们已经进入了一个设计选择多元化的时代，这本身也是应用多样化的结果。对于电子设计工程师而言，这不仅是对其学习能力的挑战，也是对其技术判断力的考验。