在逻辑模拟过程中，除要考虑数字信号的逻辑状态外，对每一种逻辑状态还要考虑其“强度”。 AD9518-1ACPZ当不同强庋的数字信号作用于同一个节点时，该节点的逻辑状态由强度最强的那个数字信号决定。如果作用于某一节点的几个数字信号逻辑状态不同，但强度相同，则该节点逻辑状态为X，即不确定。

   PSpice内部将数字信号的强度按从弱到强顺序分为0，1，…，63共64级。最强的是由外加激励信号提供的激励信号电平。最弱的是Z（高阻）。处于禁止( disabled)状态的三态门或输出端为集电极开路结构的器件的输出强度即为Z。

   例如，在数字电路中使用很广泛的总线(Bus)，通常与多个三态门驱动电路的输出相连。在正常工作时，这些三态门中只有一个处于驱动状态，其余的均为高阻输出。总线上的逻辑电平将由处于驱动状态的三态门的输出电平决定。