千兆位背板总线测试方法
发布时间:2008/5/27 0:00:00 访问次数:735
摘要：简要介绍了千兆位背板总线的一些关键问题详细讨论了几种行之有效的千兆位背板总线测试方法，包括波形观测、误码率测试、眼图和时域反射计等给出了一个实际的千兆位背板总线系统的测试结果。 关键词：千兆位背板总线 误码率 眼图 时域反射计
背板是互连技术在印刷电路板上的实现，一般是无源的。背板上有用来插卡的槽，槽与槽之间有各种形式的总线。在背板的插槽中插入各种卡，即构成计算机和各种处理机，所以说背板是嵌入式系统的硬件平台。由于传统的共享总线在某一特定时刻只允许同时被一对端口使用，因而各端口分配到的平均带宽较少，所以应用受到了很大的限制。随着对总线带宽要求的不断提高，人们将注意力更多地转向空分总线。空分总线允许多端口同时通信，端口越多总计带宽越高，具有很好的可扩展性，而可扩展性正是通信系统所必需的。由于通信系统中普遍采用串行传输方式，所以通信系统中采用的空分总线也多采用串行方式。点到点的串行传输方式可以获得很高的传输率，且越来越多地被用于处理器、存储器和ｉ／ｏ设备间的互连之中。高速（指千兆位以上）的背板总线已经成为高速互连技术中的一个重要方面[１]。不仅通信领域，计算、控制等领域对背板技术也提出了越来越高的要求。
千兆位背板总线的高速电路系统对系统的测试提出了挑战。由千兆位系统的特征时间１ｎｓ和真空光速３．００ｅ＋８ｍ／ｓ的乘积，得到的波长的量级约为０．３ｍ，这与一般背板的长度在同一量级；如果考虑到信号的上升沿约为０．２ｎｓ，则估计出的波长在０．０６ｍ量级上，这和一般的ｐｃｂ板走线在同一量级。这样，数字信号的传输线效应和模拟效应就不可忽略了。传输线效应和模拟效应的影响，使得高速数字电路设计对阻抗特性、时间参数和信号质量提出了严苛的要求，这样，对它们的测量，就成为一个重要的课题[２]。
１ 千兆位背板总线系统简介
随着串行数据传输率的不断提高，数字信号和模拟信号间的界线模糊了。为了提供传输所必须达到的低误码率，必须保证良好的信号完整性；而为了达到信号完整性的要求，必须仔细考虑元件的选择、电路板的设计。因此，应该对传输线效应、电磁兼容性、噪声、串扰和时钟分布等诸多问题有清晰的认识并将这些知识运用到实际设计中去[３]。
其中，在设计中必须对三个方面予以特别的重视：收发器、接插件和背板ｐｃｂ设计，它们在整个千兆位背板总线系统中，有着举足轻重的地位。而对千兆位系统的测试，则与这三个方面密切相关。千兆位背板总线系统示意图如图１所示。
收发器：收发器(ｔｒａｎｓｃｅｉｖｅｒ)是系统中的核心器件。差分信号ｌｖｐｅｃｌ是一种比较通用、性能较好的信号形式。一般希望收发器能提供多通道双工数据传输，以能够达到较高的总计带宽。通常采用相对低速的参考时钟，在片内进行频率合成。传统上使用８ｂ／１０ｂ的编码方式，要求收发器能够在很短时间内实现位同步、字同步和或通道同步。还要考虑时钟的驱动和分配问题、时钟的偏差(ｓｋｅｗ)和抖动(ｊｉｔｔｅｒ)特性。对芯片电路的一些细节问题，如阻抗匹配、交流耦合、功耗、与上游／下游电路的接口等也应该加以充分与仔细的考虑。
接插件：接插件是背板与插卡的连接部分。由于通孔(ｖｉａ)和短线(ｓｔｕｂ)引入阻抗不连续性，并产生串扰、共模噪声、衰减和额外的抖动，因此影响信号完整性和误码率。所以接插件的评估和选择对于确保高速背板系统的性能至关重要。可以通过时域反射计测量接插件各点的特性阻抗，来选取各点特性阻抗变化较小且平滑的接插件。通常采用在信号引脚周围排步地引脚的"伪同轴结构" 来减少串扰、共模噪声。还应考虑接插件的机械性能。
背板ｐｃｂ：背板是一种装有插座、通常安
摘要：简要介绍了千兆位背板总线的一些关键问题详细讨论了几种行之有效的千兆位背板总线测试方法，包括波形观测、误码率测试、眼图和时域反射计等给出了一个实际的千兆位背板总线系统的测试结果。 关键词：千兆位背板总线 误码率 眼图 时域反射计
背板是互连技术在印刷电路板上的实现，一般是无源的。背板上有用来插卡的槽，槽与槽之间有各种形式的总线。在背板的插槽中插入各种卡，即构成计算机和各种处理机，所以说背板是嵌入式系统的硬件平台。由于传统的共享总线在某一特定时刻只允许同时被一对端口使用，因而各端口分配到的平均带宽较少，所以应用受到了很大的限制。随着对总线带宽要求的不断提高，人们将注意力更多地转向空分总线。空分总线允许多端口同时通信，端口越多总计带宽越高，具有很好的可扩展性，而可扩展性正是通信系统所必需的。由于通信系统中普遍采用串行传输方式，所以通信系统中采用的空分总线也多采用串行方式。点到点的串行传输方式可以获得很高的传输率，且越来越多地被用于处理器、存储器和ｉ／ｏ设备间的互连之中。高速（指千兆位以上）的背板总线已经成为高速互连技术中的一个重要方面[１]。不仅通信领域，计算、控制等领域对背板技术也提出了越来越高的要求。
千兆位背板总线的高速电路系统对系统的测试提出了挑战。由千兆位系统的特征时间１ｎｓ和真空光速３．００ｅ＋８ｍ／ｓ的乘积，得到的波长的量级约为０．３ｍ，这与一般背板的长度在同一量级；如果考虑到信号的上升沿约为０．２ｎｓ，则估计出的波长在０．０６ｍ量级上，这和一般的ｐｃｂ板走线在同一量级。这样，数字信号的传输线效应和模拟效应就不可忽略了。传输线效应和模拟效应的影响，使得高速数字电路设计对阻抗特性、时间参数和信号质量提出了严苛的要求，这样，对它们的测量，就成为一个重要的课题[２]。
１ 千兆位背板总线系统简介
随着串行数据传输率的不断提高，数字信号和模拟信号间的界线模糊了。为了提供传输所必须达到的低误码率，必须保证良好的信号完整性；而为了达到信号完整性的要求，必须仔细考虑元件的选择、电路板的设计。因此，应该对传输线效应、电磁兼容性、噪声、串扰和时钟分布等诸多问题有清晰的认识并将这些知识运用到实际设计中去[３]。
其中，在设计中必须对三个方面予以特别的重视：收发器、接插件和背板ｐｃｂ设计，它们在整个千兆位背板总线系统中，有着举足轻重的地位。而对千兆位系统的测试，则与这三个方面密切相关。千兆位背板总线系统示意图如图１所示。
收发器：收发器(ｔｒａｎｓｃｅｉｖｅｒ)是系统中的核心器件。差分信号ｌｖｐｅｃｌ是一种比较通用、性能较好的信号形式。一般希望收发器能提供多通道双工数据传输，以能够达到较高的总计带宽。通常采用相对低速的参考时钟，在片内进行频率合成。传统上使用８ｂ／１０ｂ的编码方式，要求收发器能够在很短时间内实现位同步、字同步和或通道同步。还要考虑时钟的驱动和分配问题、时钟的偏差(ｓｋｅｗ)和抖动(ｊｉｔｔｅｒ)特性。对芯片电路的一些细节问题，如阻抗匹配、交流耦合、功耗、与上游／下游电路的接口等也应该加以充分与仔细的考虑。
接插件：接插件是背板与插卡的连接部分。由于通孔(ｖｉａ)和短线(ｓｔｕｂ)引入阻抗不连续性，并产生串扰、共模噪声、衰减和额外的抖动，因此影响信号完整性和误码率。所以接插件的评估和选择对于确保高速背板系统的性能至关重要。可以通过时域反射计测量接插件各点的特性阻抗，来选取各点特性阻抗变化较小且平滑的接插件。通常采用在信号引脚周围排步地引脚的"伪同轴结构" 来减少串扰、共模噪声。还应考虑接插件的机械性能。
背板ｐｃｂ：背板是一种装有插座、通常安
相关技术资料- 6-20隔离式半桥栅极驱动器MPQ18831
- 6-204-20mA输入模数转换器参数应用设计
- 6-20单芯片AI集群定时解决方案简述
- 6-20超低功耗3 轴微机电系统 (MEMS) 加速度计产品详情
- 6-20240×410微米标准硅CMOS芯片
- 6-20NE555定时器运动探测器应用详解
- 6-19集成高效降压 DC/DC 变换器特性和优势
- 6-19OTP/MTP 存储器功能和数字编程
- 6-19栅极驱动的单片半桥芯片MP86934
- 6-19超小型 3mm x 4mm FC-TQFN 芯片应用设计
- 6-19核心电源 Intelli-Phase（单片DrMOS）
- 6-19Power Management Buck/降压转换器系列
- 相关IC型号
公网安备44030402000607
