一、实验目的

   1．学习基于EDA技术的数字逻辑电路与系统的设计、开发流ACS709LLFTR-20BB-T程。

   2．熟悉大规模可编程集成电路CPLD/FPGA的内部结构。

   3．熟练掌握一种EDA设计工具。

   4．学习使用一种硬件描述语言(Hardware Description Language，HDL)。

   5．提高应用计算机技术进行数字系统设计与辅助分析的能力。

    二、实验要求

    基于Quartus II软件或其他EDA软件完成电路设计。

   编写相应功能模块的HDL设计程序。

   完成顶层电路原理图的设计。

   对该电路系统进行功能仿真。

   根据EDA实验开发系统上的CPLD/FPGA芯片进行适配，生成配置文件或JEDEC将配置文件或JEDEC文件下载到EDA实验开发系统。

   在EDA实验开发系统上调试、验证电路功能。