LTM9007-14高频宽动态范围信号进行数字化处理而设计
发布时间:2020/1/14 14:06:12 访问次数:1349
14 位、40msps 低功率 8 通道 adc
- 51电子网公益库存:
- TMS320DM642AZDK7
- ACM4532-601-2P
- BD2327N50100AHF
- AT27C010-15JC
- AXE530124
- AM26LV32ID
- G3VM-61G1
- OPA2228U
- A7800
- NCP431AVSNT1G
- TS391ILT
- FFPF10F150STU
- IRG4BH20K-L
- N76E003
- HCPL-2630
- HCPL-0630
- LM741J
- G5NB-1A-E 5VDC
- NJG1155UX2-TE1
- SMLW56RGB1W1-1Y
- OS81110AM
- 64F2628FA24V
- AXQ2169GN1
- DF37C-30DP-0.4V
- X5043ZAP
- TSM103W
- ITS4200SMEPHUMA1
- MRSS21-E
- DZ23C6V8
- LM431AIM3
- TCS2109-E15
- TCS2109-E12
功能:
8 通道同时采样 adc
73db snr
90db sfdr
低功率:88mw / 59mw / 46mw (每通道)
单 1.8v 电源
串行 lvds 输出:每通道 1 位或 2 位
可选的输入范围:1vp-p 至 2vp-p
800mhz 满功率带宽采样及保持 (s/h)
停机和打盹模式
用于配置的串行 spi 端口
内部旁路电容,无外部组件
140 引脚
11.25mm x 9mm
bga 封装
应用
通信
蜂窝基站
软件定义无线电
便携式医学成像
多通道数据采集
非破坏性测试
产品概述:
是 8 通道、
同时采样 14 位 a/d 转换器,
专为对高频、
宽动态范围信号进行数字化处理而设计。
集成型旁路电容
直通式引出脚配置降低了
总体板极空间要求。
温度范围内 ±1lsb inl (典型值)、
±0.3lsb dnl (典型值)
无漏失码。
转换噪声很低,
仅为 1.2lsbrms。
数字输出为串行 lvds,
旨在最大限度地减少数据线的数目。
每个通道一次输出两个位 (“双线道” 模式)。
在较低采样速率条件下
提供了每个通道一次输出一个位
选项 (“单线道” 模式)。
可以利用一个正弦波、
pecl、lvds、ttl
cmos 输入对 enc+
enc 输入进行差分或单端驱动。
一个内部时钟占空比稳定器在全速
多种时钟占空比条件下
实现了高性能。
(素材来源:analog.如涉版权请联系删除。特别感谢)
14 位、40msps 低功率 8 通道 adc
- 51电子网公益库存:
- TMS320DM642AZDK7
- ACM4532-601-2P
- BD2327N50100AHF
- AT27C010-15JC
- AXE530124
- AM26LV32ID
- G3VM-61G1
- OPA2228U
- A7800
- NCP431AVSNT1G
- TS391ILT
- FFPF10F150STU
- IRG4BH20K-L
- N76E003
- HCPL-2630
- HCPL-0630
- LM741J
- G5NB-1A-E 5VDC
- NJG1155UX2-TE1
- SMLW56RGB1W1-1Y
- OS81110AM
- 64F2628FA24V
- AXQ2169GN1
- DF37C-30DP-0.4V
- X5043ZAP
- TSM103W
- ITS4200SMEPHUMA1
- MRSS21-E
- DZ23C6V8
- LM431AIM3
- TCS2109-E15
- TCS2109-E12
功能:
8 通道同时采样 adc
73db snr
90db sfdr
低功率:88mw / 59mw / 46mw (每通道)
单 1.8v 电源
串行 lvds 输出:每通道 1 位或 2 位
可选的输入范围:1vp-p 至 2vp-p
800mhz 满功率带宽采样及保持 (s/h)
停机和打盹模式
用于配置的串行 spi 端口
内部旁路电容,无外部组件
140 引脚
11.25mm x 9mm
bga 封装
应用
通信
蜂窝基站
软件定义无线电
便携式医学成像
多通道数据采集
非破坏性测试
产品概述:
是 8 通道、
同时采样 14 位 a/d 转换器,
专为对高频、
宽动态范围信号进行数字化处理而设计。
集成型旁路电容
直通式引出脚配置降低了
总体板极空间要求。
温度范围内 ±1lsb inl (典型值)、
±0.3lsb dnl (典型值)
无漏失码。
转换噪声很低,
仅为 1.2lsbrms。
数字输出为串行 lvds,
旨在最大限度地减少数据线的数目。
每个通道一次输出两个位 (“双线道” 模式)。
在较低采样速率条件下
提供了每个通道一次输出一个位
选项 (“单线道” 模式)。
可以利用一个正弦波、
pecl、lvds、ttl
cmos 输入对 enc+
enc 输入进行差分或单端驱动。
一个内部时钟占空比稳定器在全速
多种时钟占空比条件下
实现了高性能。
(素材来源:analog.如涉版权请联系删除。特别感谢)