K4S641632E
1米x 16Bit的×4银行同步DRAM
特点
JEDEC标准的3.3V电源
LVTTL与复用地址兼容
四家银行的操作
MRS周期与解决关键程序
- 。 CAS延迟时间（ 2 & 3 ）
- 。突发长度（1， 2，4， 8 &全页）
- 。突发类型（顺序&交错）
所有的输入进行采样，该系统的正向边沿
时钟
突发读取单位写操作
DQM用于屏蔽
自动&自我刷新
64ms的刷新周期（ 4K周期）
CMOS SDRAM
概述
该K4S641632E为67,108,864位同步高速数据
率动态RAM组织为4× 1,048,576字16
位，制造与三星的高性能CMOS
技术。同步设计，可以精确控制周期
通过使用系统时钟的I / O事务是可能的
每个时钟周期。工作频率范围，可编
竹叶提取脉冲串长度和可编程延迟允许相同
装置可用于各种高带宽，高perfor-的有用
曼斯存储器系统的应用程序。
订购信息
产品型号
K4S641632E-TC50/TL50
K4S641632E-TC55/TL55
K4S641632E-TC60/TL60
K4S641632E-TC70/TL70
K4S641632E-TC75/TL75
最大频率。
200MHz(CL=3)
183MHz(CL=3)
166MHz(CL=3)
143MHz(CL=3)
133MHz(CL=3)
100MHz(CL=3)
LVTTL
54
TSOP （II）的
接口封装
功能框图
K4S641632E - TC1H / TL1H为100MHz （CL = 2）的
K4S641632E-TC1L/TL1L
I / O控制
LWE
LDQM
数据输入寄存器
BANK SELECT
1M ×16
SENSE AMP
1M ×16
1M ×16
1M ×16
刷新计数器
输出缓冲器
行解码器
行缓冲区
DQI
地址寄存器
CLK
添加
列解码器
上校缓冲区
延迟&突发长度
LRAS
LCBR
LCKE
LRAS
LCBR
LWE
LCAS
注册时间
编程注册
LWCBR
LDQM
CLK
CKE
CS
RAS
CAS
WE
L（ U） DQM
*
三星电子公司保留更改产品或规格，恕不另行通知。
Rev.0.2 2001年9月
K4S641632E
绝对最大额定值
参数
任何引脚相对于VSS的电压
在V电压
DD
供应相对于VSS
储存温度
功耗
短路电流
符号
V
IN
, V
OUT
V
DD
, V
DDQ
T
英镑
P
D
I
OS
价值
-1.0 ~ 4.6
-1.0 ~ 4.6
-55 ~ +150
1
50
CMOS SDRAM
单位
V
V
°C
W
mA
注意：
如果"ABSOLUTE最大RATINGS"超出可能会造成永久性损坏设备。
功能操作应仅限于推荐工作条件。
暴露于超过推荐的电压较高的时间过长可能会影响器件的可靠性。
直流工作条件
推荐工作条件（电压参考V
SS
= 0V ，T
A
= 0 70℃ ）
参数
电源电压
输入逻辑高电压
输入逻辑低电压
输出逻辑高电平
输出逻辑低电压
输入漏电流
符号
V
DD
, V
DDQ
V
IH
V
IL
V
OH
V
OL
I
LI
民
3.0
2.0
-0.3
2.4
-
-10
典型值
3.3
3.0
0
-
-
-
最大
3.6
V
DD
+0.3
0.8
-
0.4
10
单位
V
V
V
V
V
uA
1
2
I
OH
= -2mA
I
OL
= 2毫安
3
记
注意事项：
1. V
IH
（最大）= 5.6伏交流电。过冲电压的持续时间
≤
3ns.
2. V
IL
（分钟） = -2.0V交流。下冲电压持续时间
≤
3ns.
3.任何输入0V
≤
V
IN
≤
V
DDQ
.
输入漏电流包括高阻输出漏所有双向缓冲器，三态输出。
4. K4S641632E -55/ 60的VDD条件为3.135V 3.6V 。
电容
时钟
(V
DD
= 3.3V ，T
A
= 23 ° C，F = 1MHz时， V
REF
=1.4V
±
200毫伏）
针
符号
C
CLK
C
IN
C
添加
C
OUT
民
2.5
2.5
2.5
4.0
最大
4.0
5.0
5.0
6.5
单位
pF
pF
pF
pF
记
1
2
2
3
RAS ， CAS，WE ， CS ， CKE ， DQM
地址
DQ
0
？ DQ
15
注意事项：
1. -75唯一指定的3.5pF的最大值
2. -75只指定3.8pF的最大值
3. -75只指定6.0pF的最大值
Rev.0.2 2001年9月
K4S641632E
DC特性
（推荐的工作条件，除非另有说明，T
A
= 0 70℃ ）
参数
符号
测试条件
突发长度= 1
t
RC
≥
t
RC
（分钟）
I
O
= 0毫安
CKE
≤
V
IL
（最大值），叔
CC
= 10ns的
CKE
≥
V
IH
（分钟） ， CS
≥
V
IH
（分钟） ，T
CC
= 10ns的
输入信号时为20ns一次改变
CMOS SDRAM
VERSION
- 50 - 55 -60 - 70 - 75 -1H -1L
单位注
工作电流
（一银行活动）
预充电待机电流
在掉电模式
I
CC1
I
CC2
P
160 150 140 115 110 100百毫安
1
1
15
mA
6
3
3
25
mA
15
mA
1
I
CC2
PS CKE & CLK
≤
V
IL
（最大值），叔
CC
=
∞
I
CC2
N
预充电待机电流
在非掉电模式
CKE
≥
V
IH
（分钟） ， CLK
≤
V
IL
（最大值），叔
CC
=
∞
I
CC2
NS
输入信号是稳定的
I
CC3
P
CKE
≤
V
IL
（最大值），叔
CC
= 10ns的
CKE
≥
V
IH
（分钟） ， CS
≥
V
IH
（分钟） ，T
CC
= 10ns的
输入信号时为20ns一次改变
在活动待机电流
掉电模式
在活动待机电流
非掉电模式
（一银行活动）
I
CC3
PS CKE & CLK
≤
V
IL
（最大值），叔
CC
=
∞
I
CC3
N
mA
CKE
≥
V
IH
（分钟） ， CLK
≤
V
IL
（最大值），叔
CC
=
∞
I
CC3
NS
输入信号是稳定的
I
O
= 0毫安
第一阵
4Banks激活
t
CCD
= 2CLKs
t
RC
≥
t
RC
（分钟）
CKE
≤
0.2V
C
L
工作电流
（突发模式）
刷新当前
自刷新电流
I
CC4
180 170 160 140 135 110 110毫安
1
I
CC5
I
CC6
180 170 160 140 135 125 125毫安
1
400
mA
uA
2
3
4
注意事项：
1.测量与产出开放。
2.刷新周期是64毫秒。
3. K4S641632E -TC **
4. K4S641632E -TL **
5.除非另有说明，输入摆动IeveI是CMOS （Ⅴ
IH
/V
IL
=V
DDQ
/V
SSQ ）
Rev.0.2 2001年9月
