a
特点
5 V立体声音频DAC系统
接受16- / 18- / 20- / 24位数据
支持24位， 192 kHz的采样率
接受的采样率，包括范围广：
32千赫， 44.1千赫， 48千赫， 88.2千赫， 96千赫和192千赫
多位Σ -Δ调制器与“完美微分
线性恢复“ ，可降低空闲音和
本底噪声
数据定向加扰DAC-最不敏感的抖动
单端输出，方便使用
108分贝信号 - 噪声（不静音）在48 kHz采样
率（ A加权立体声）
109分贝动态范围（不静音）在48 kHz采样
率（ A加权立体声）
-96 dB的THD + N（立体声）
75分贝的阻带衰减
片无杂音音量控制
硬件和软件可控无杂音静音
串行（ SPI ）控制：串行模式，位数，
采样率，音量，静音，去加重
数字去重处理频率为32 kHz ， 44.1 kHz时，
和48 kHz的采样率
可编程双路N分频PLL时钟发生器
27 MHz主时钟振荡器
比100 ps的均方根主时钟抖动
产生的系统时钟
SCLK0 ： 33.8688 MHz的
SCLK1 ： 22.5792兆赫， 24.576兆赫， 33.8688兆赫，或
36.864兆赫
SCLK2 ： 16.9344 MHz的
PLL /多位 - DAC
AD1958
灵活的串行数据端口与右对齐，左
有道理，我
2
S-兼容和DSP串行端口模式
28引脚SSOP塑料包装
应用
DVD ， CD ，家庭影院系统，汽车音响
系统，采样音乐键盘，数字混音
控制台，数字音效处理器
产品概述
该AD1958是一款完整的高性能单芯片立体声
数字音频播放系统。它由多位Σ-的
增量调制器，数字内插滤波器和模拟输出
驱动电路与一个板上的双PLL时钟发生器。
其他功能还包括一个片上立体声衰减和静音，
通过一个SPI兼容串行控制口进行编程。
在AD1958与所有已知的DVD格式完全兼容
包括96 kHz和192 kHz的采样频率和24位。
这也就是通过支持50向后兼容
s/15 s
数字去重的“红皮书”光碟，以及
去加重在32千赫和48千赫的采样率。
该AD1958有一个简单而灵活的串行数据输入端口
允许无缝互连到各种模数转换器，DSP
芯片， AES / EBU接收机和采样率转换器。该
AD1958可以左对齐配置，我
2
S，右对齐，
或DSP串行端口兼容模式。它可以支持16 ，20，
并在所有的模式24位。在AD1958接收串行音频数据
在MSB优先，二进制补码格式，并从工作
采用5 V单电源供电。它被制造在一个单一的整体
集成电路和封装在一个28引脚SSOP封装
在操作温度范围为-40 ° C至+ 105°C 。
功能框图
XIN
XOUT MCLK
环
过滤器
2
时钟
输出
3
控制数据
输入
3
AD1958
OSC
PLL
电路
串行控制
接口
电压
参考
安泰信/ MUTE
16-/20-/24-
位数字
数据输入
串行
数据
接口
安泰信/ MUTE
8
f
S
插
多位
Σ-Δ
调制器
DAC
产量
卜FF器
L
类似物
输出
3
8
f
S
插
多位
Σ-Δ
调制器
DAC
产量
卜FF器
R
2
RESET
MUTE（静音）
零FL股份公司
PLL供应
2
数字电源
3
模拟电源
第0版
信息ADI公司提供的被认为是准确和
可靠的。但是，没有责任承担由Analog Devices其
使用，也不对第三方专利或其他权利的任何侵犯该
可能是由于它的使用。没有获发牌照以暗示或以其他方式
在ADI公司的任何专利或专利权。
一个技术的方式， P.O. 9106箱，诺伍德，MA 02062-9106 ， U.S.A.
联系电话： 781 / 329-4700
www.analog.com
传真： 781 / 326-8703
ADI公司， 2001
AD1958–SPECIFICATIONS
测试条件除非另有说明
电源电压
（ AVDD ， DVDD ， PVDD ）
环境温度
输入时钟
输入信号
输入采样率
测量带宽
字宽
负载电容
负载阻抗
输入电压HI
输入电压LO
模拟性能
5.0 V
25°C
12.288兆赫（ 256
×
f
S
模式）
996.0938赫兹，
0分贝满量程
48千赫
20赫兹到20千赫兹
24位
100 pF的
47 k
2.0 V
0.8 V
民
典型值
24
105
108
102
–90
105
109
–96
27
33.8688
12.288
22.5792
110
60
50
50
3.17
2
–90
2.39
–5
–0.15
–25
±
2.0
±
0.015
150
–3
–120
±
0.1
–100
+5
+0.15
250
+20
最大
单位
位
dB
dB
dB
dB
dB
兆赫
兆赫
兆赫
兆赫
ps的均方根
ps的均方根
%
%
V P-P
pF
dB
V
%
dB
PPM /°C的
mV
dB
度
dB
dB
决议
信号 - 噪声比（ 20赫兹到20千赫兹）
无过滤（立体声）
与A加权滤波器（立体声）
动态范围（ 20 Hz至20 kHz ， -60 dB输入）
无过滤（立体声）
与A加权滤波器（立体声）
总谐波失真+噪声（立体声）
PLL性能
主时钟输入频率
产生的系统时钟
SCLK0
SCLK1
SCLK2
抖动（ SCLK0和SCLK1 ）
抖动（ MCLK ）
占空比（ SCLK0 ， SCLK1 ）
1
占空比（ MCLK ）
模拟输出
单端输出范围（ ±满量程）
输出电容在每个输出引脚
外的频带能量（0.5
×
f
S
至100千赫兹）
V
REF
（ FILTR ）
DC精度
增益误差
通道间增益不匹配
增益漂移
直流偏移
通道间串扰（ EIAJ法）
通道间相位偏差
静音衰减
去加重增益误差
175
100
51
49
±
0.1
笔记
1
在某些组合与时钟配置模式= 1（见表III ） ，SCLK不会是50％。
2
左，右声道的性能是相同的（独占的通道间增益失配和通道间相位偏差规格） 。
特定网络阳离子如有更改，恕不另行通知。
数字I / O
（ -40 ° C至+ 105 ° C）
民
输入电压HI （V
IH
)
输入电压LO （V
IL
)
输入漏电流（I
IH
@ V
IH
= 2.4 V)
输入漏电流（I
IL
@ V
IL
= 0.8 V)
高电平输出电压（V
OH
) I
OH
= 1毫安
低电平输出电压（V
OL
) I
OL
= 1毫安
输入电容
特定网络阳离子如有更改，恕不另行通知。
典型值
最大
0.8
10
10
单位
V
V
A
A
V
V
pF
第0版
2.0
3.5
0.4
20
–2–
AD1958
温度范围
民
规格保证
功能保证
存储
–40
–55
典型值
25
最大
+105*
+125
单位
°C
°C
°C
记
*105°C
环境保证了4层电路板， 2 1盎司飞机， 2 2盎司信号层。减免85
°C
2层电路板， 2盎司层。
特定网络阳离子如有更改，恕不另行通知。
动力
民
耗材
电压，模拟数字PLL
模拟电流
数字电流
PLL电流
耗散
操作所有用品
操作模拟电源
操作数字电源
操作-PLL供应
电源抑制比
1 kHz的300 mV的P-P的信号在模拟电源引脚
20千赫300 mV的P-P的信号在模拟电源引脚
特定网络阳离子如有更改，恕不另行通知。
典型值
5
36
25
30
455
180
125
150
–60
–50
最大
5.50
41
29
34
540
单位
V
mA
mA
mA
mW
mW
mW
mW
dB
dB
4.50
数字滤波器特性
采样率（千赫）
44.1
48
96
192
通带（千赫）
DC–20
DC–21.8
DC–39.95
DC–87.2
阻带（千赫）
24.1–328.7
26.23–358.28
56.9–327.65
117–327.65
阻带衰减量（dB ）
75
75
75
60
通带波纹（分贝）
±
0.0002
±
0.0002
±
0.0005
0 / 0.04（ DC - 21.8千赫）
0 / -0.5 （ DC - 65.4千赫）
0 / -1.5 （ DC - 87.2千赫）
特定网络阳离子如有更改，恕不另行通知。
群时延
芯片模式
INT8 ×模式
INT4 ×模式
INT2 ×模式
群时延计算
24.625/f
S
15.75/f
S
14/f
S
f
S
48千赫
96千赫
192千赫
群时延
513
164
72.91
单位
s
s
s
特定网络阳离子如有更改，恕不另行通知。
数字定时（保证在-40 ° C至+ 105 ℃， AVDD = DVDD = PVDD = 5.0 V
10%)
民
t
DMP
t
DML
t
DMH
t
胸径
t
DBL
t
DBP
t
DLS
t
DLH
t
DDS
t
DDH
t
RSTL
第0版
MCLK周期（ FMCLK = 256
×
FLRCLK ）
MCLK LO脉宽（所有模式）
MCLK HI脉宽（所有模式）
BCLK HI脉宽
BCLK LO脉宽
BCLK期
LRCLK设置
LRCLK保持（ DSP串行端口模式）
SDATA设置
SDATA保持
RST LO脉宽
–3–
54
15
10
20
20
60
20
20
15
15
15
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
特定网络阳离子如有更改，恕不另行通知。
AD1958
绝对最大额定值*
封装特性
DVDD至DGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.3 V至6 V
AVDD到DGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 0.3 V至6 V
数字输入。 。 。 。 。 。 。 。 。 。 DGND - 0.3 V至DVDD + 0.3 V
模拟输入。 。 。 。 。 。 。 。 。 。 AGND - 0.3 V至AVDD + 0.3 V
AGND至DGND 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 -0.3 V至+ 0.3 V
参考电压。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 （ AVDD + 0.3 ） / 2
焊接（10秒）。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 。 300℃
*讲
超出上述绝对最大额定值可能会导致perma-
新界东北损坏设备。这是一个压力只有额定值。的功能操作
器件在这些或以上的运作中列出的任何其他条件
本规范的部分将得不到保证。暴露在绝对最大额定值
长时间条件下可能影响器件的可靠性。只有一个绝对的
最大额定值可在任一时间施加。
民
（热电阻）
结到环境
（ 2层板）
JA
（热电阻）
结到环境
（ 4层委员会─
2信号， 2飞机）
JA
（热电阻）
结到外壳
JA
典型值
109.0
最大
单位
° C / W
° C / W
78.58
39.0
° C / W
小心
ESD （静电放电）敏感器件。静电荷高达4000 V容易
积聚在人体和测试设备，可排出而不被发现。虽然
在AD1958具有专用ESD保护电路，永久性的损害可能发生
器件经受高能量静电放电。因此，适当的ESD防范措施
建议避免性能下降或功能丧失。
警告！
ESD敏感器件
订购指南
模型
AD1958YRS
AD1958YRSRL
EVAL-AD1958EB
温度
-40 ° C至+ 105
°C
-40 ° C至+ 105
°C
包装说明
28引脚小外形封装
28引脚小外形封装
评估板
引脚配置
封装选项
RS-28
RS - 28 13"卷轴
CCLK
1
CLATCH
RESET
2
3
28
CDATA
27
MUTE（静音）
26
零
25
FILTB
24
AVDD
LRCLK
4
BCLK
5
SDATA
6
DVDD
7
DGND
AD1958
顶视图
23
OUTL
22
AGND1
8
（不按比例）
21
FLTR
20
OUTR
19
AGND0
18
LF1
17
LF0
16
保护地
15
PVDD
SCLK0
9
SCLK1
10
SCLK2
11
MCLK
12
XOUT
13
XIN
14
–4–
第0版
AD1958
引脚功能描述
针
1
2
3
输入/输出
I
I
I
助记符
CCLK
CLATCH
RESET
描述
控制时钟输入的控制数据。控制输入数据必须是有效的
CCLK的上升沿。 CCLK可以是连续的或门控。
锁存输入用于控制数据
复位。在AD1958被放置在一个复位模式时，该引脚保持低电平。
串行控制端口寄存器复位为默认值。设置为HI
正常操作。
左/右时钟输入的输入数据。必须连续运行。
位时钟输入的输入数据。不需要连续运行;可门
或使用在一个脉冲串的形式。
串行输入， MSB在前，包含两个通道16/20/24位two's-的
补充每信道的数据。
数字电源连接到数字5 V电源
数字地
33.8688 MHz的时钟输出
256/384/512/768 f
S
产量
16.9344兆赫/ 22.5792兆赫/ 512 F
S
产量
27 MHz主时钟输出/ 256 F
S
DAC时钟输入
27 MHz晶体振荡器输出
27 MHz晶体振荡器/外部时钟输入
PLL电源。连接到PLL 5 V电源。
PLL地面
PLL0环路滤波器
PLL1环路滤波器
模拟地
右声道积极的线路电平模拟输出
参考电压滤波电容连接。旁路和去耦
参考电压与平行10
F
和0.1
F
电容连接到AGND 。
模拟地
左声道线路电平模拟输出
模拟电源。连接到模拟5 V电源。
滤波电容连接。连接10
F
电容到AGND 。
零标志输出。该引脚变为HI当两个通道都为零信号
投入超过1024 L / R时钟周期。
静音。断言HI为静音两个立体声模拟输出。解除报警的LO
正常操作。
串行控制输入， MSB在前，包含无符号16位数据
每通道。用于指定特定通道的衰减和静音。
入音频频带;护理应选择行使
这些组件。
该FILTB和FILTR引脚应通过外部旁路
电容接地。该FILTB引脚用于降低噪声
内部DAC偏置电路，从而降低DAC的
输出噪声。在V的电压
REF
脚， FILTR （V
REF
~ 2.39 V)
可以使用用于过滤的输出信号的偏置外部运算放大器。
该DAC主时钟频率为256 F
S
在32 kHz至48 kHz的
范围（8插值，见表I） 。对于96 kHz的范围内（ 4
内插） ，这是128 F
S
。在192千赫（ 2插值） ，这
是64女性
S
。它是从PLL时钟系统时在内部提供
MCLK模式设置为输出的PLL控制寄存器。
当MCLK的模式改变为输入，它必须提供
从连接到MCLK的一个外部源。从输出
27MHz的PLL时钟在这种情况下，禁用。
–5–
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
I
I
I
I
I
O
O
O
I / O
O
I
LRCLK
BCLK
SDATA
DVDD
DGND
SCLK0
SCLK1
SCLK2
MCLK
XOUT
XIN
PVDD
保护地
LF0
LF1
AGND0
OUTR
FILTR
AGND1
OUTL
AVDD
FILTB
零
MUTE（静音）
CDATA
O
O
I
O
O
I
I
功能说明
DAC
在AD1958具有布置成一对立体声2声道DAC
与单端模拟输出。每个通道都有自己的
独立的可编程衰减器，可调16384
线性步骤。数字输入可通过一个串行数据供给
输入引脚， SDATA ，帧时钟LRCLK和位时钟， BLCK 。
每个模拟输出引脚坐在V的直流电平
REF
（出席
FILTR ）和摆动
±
1.585 V的0分贝数字输入信号。
单运算放大器三阶外部低通滤波器是中建议
保留足够除去高频噪声存在于输出
销。输出相位可以在SPI控制在改变
注册以适应反相和同相的过滤器。
需要注意的是使用运算放大器的低转换速率或较低频带 -
宽度可能会引起高频噪声和音调向下折叠
第0版
