1SMB5949A表4.6.6和表4,6.7所示为bufin和nodF1的逻辑真值表,表中,0/z表明三态门的输出可能是0,也可能是高阻态z,主要由输入数据信号和控制信号的强度决定．有关信号强度的讨论可以参考参考文献(８)与(11)．

例4.6.1 图4.4,7所示是2线－4线译码器的逻辑图,试用erilog语言的门级元件进行描述。

解:2线一4线译码器的门级描述如下述程序所示,它有两个数据输人(A1和A0)和一个使能输入(E)-4个输出由矢量Y定义,电路内部的3个节点由wire定义。注意,调用门级元件时,关键词not、nand仅仅被写了一次,各个元件(例如n1、n2和n3)之间必须用逗号分隔,只有句尾才用分号结束。使用这种写法时,调用名不能省略。

//Gate－1evel description of a 2-to－4－line decoder Figure 4.4.7

module－2to4decoder(A1,A0,E,Y);

Input A,B,E;        //定义输入信号

output[3:0]Y;    //定义输出信号

A1not,AOnot,Enot;

n1(A1not,A1),

n2(AOn0t,A0),

n3(Enot,E);

nand n4(Y[0],A1not,AOnot,Enot),

n5(Y[1],A1not,A0,Enot),

n6(Y[2],A1,AOn。t,Enot),

n7(Y[3],A1,A0,Enot);

endmodule

例4.6.2 图4.6.4所示是由三态门构成的2选1数据选择器,试用Ver-ilog的门级元件进行描述。