微电子测试图形在硅片上的配置方式可分为三类。

   (1)全片式

   全片即工艺陪片(PⅥV),这种类PACUSB-U3型是把测试图形周期性地重复排列在圆片上,形成PⅥV(Proce“Vahdatlon Wafer)。所以Pl/W是仅有测试图形的完整圆片。PlJ△l/可先于生产片或与生产片一起流水,通过测试图形中的各种测试结构可探明掺杂情况、掩膜套准误差、接触电阻参数及随机缺陷等。

   PⅥV上的测试图形通常需要全部测量,并以作图方式表明整个圆片上工艺参数或器件参数的分布情况。这种参数分布图可用于评价某项工艺设备的性能、某条工艺线的均匀性与稳定性、不同生产线或厂家之间I艺水平的比较、查找产品成品率下降的原因、预测器件或电路的可靠性等。参数分布图也是进行工艺设计优化的根据。

   这种测试图形的配置方式可以解决各种问题,但是既费钱又花时间,所以当工艺趋于成熟稳定、成品率提高后,就应改用其他的配置方法。

   (2)外围式

   这是一种早期常用的方式。它由位于每个电路(芯片)周围的测试结构组成,用于工艺监控和可靠性分析。

   由于这种方式配置的测试图形是用与集成电路完全相同的工艺同时制成的,叉是在电路的周围,由它测得的数据能反映电路参数的真实情况,因而经常使用。这种测试结构的一个限制是随机缺陷的“俘获截面”远小于大规模集成电路本身,同时因为面积有限,只能选择几个必要的结构以控制主要的电路或I艺参数。所以外围式一般只在成熟的工艺线上使用。