LTC2157-14/
LTC2156-14/LTC2155-14
应用信息
可编程LVDS输出电流
默认的输出驱动电流为3.5毫安。该电流
可以通过串行编程模式控制进行调整
寄存器A 3 （见表3）。可目前的水平
1.75毫安， 2.1毫安， 2.5毫安， 3毫安， 3.5毫安， 4mA到4.5毫安。
可选的LVDS驱动器内部端接
在大多数情况下，仅使用一个外部100Ω端接
电阻可提供优良的LVDS信号完整性。此外
化，可选的内部100Ω终端电阻可以
通过串行编程模式控制寄存器使能
A3 。内部端接有助于吸收任何反射
造成不完善终止在接收机。当
内部终端被激活，输出驱动电流
被加倍以保持相同的输出电压摆动。
溢流位
溢出输出位（OF）输出逻辑高电平时
模拟输入可以是overranged或underranged 。该
溢位有相同的流水线延迟的数据位。
输出是双倍数据速率;当CLKOUT
+
低，
A通道的溢出可用;当CLKOUT
+
高，
B通道的溢出可用。
移相的输出时钟
留出足够的建立和保持锁存到时
输出数据时， CLKOUT
+
信号可能需要是相
移相数据输出位。大多数FPGA有
此功能;这通常是调整的最佳去处
时序。
或者，ADC也可以相移的CLKOUT
+
/
CLKOUT
–
通过串行编程模式控制信号
注册A2 。所述输出时钟可以由0°移位，45°，
90 °，或135° 。要使用相移功能的时钟
占空比稳定器必须打开。另外CON-
控制寄存器位可以颠倒CLKOUT的极性
+
和
CLKOUT
–
独立的相移。该组合
这两个特征使得灰45的相移°向上
到315 °（图11）。
ENC
+
D0 - D13 ，的
相
移
0°
45°
90°
135°
CLKOUT
+
模式控制位
CLKINV
0
0
0
0
1
1
1
1
CLKPHASE1
0
0
1
1
0
0
1
1
CLKPHASE0
0
1
0
1
0
1
0
1
180°
225°
270°
315°
21576514 F11
图11.相移CLKOUT
21576514fa
21
