LTC2192
LTC2191/LTC2190
应用信息
编码输入
的编码的输入信号的质量强烈影响
A / D转换噪声性能。编码输入应
被旁边当作模拟信号，不要将它们
数字轨迹在电路板上。有两种模式
操作用于编码输入的：在差分编码
模式（图10） ，并且所述单端的编码模式
（图11） 。
差分编码模式建议用于sinu-
soidal ， PECL ， LVDS或编码输入（图12，图13 ） 。该
编码输入通过10k的内部偏置到1.2V
等效电阻。编码输入上面可以采取
V
DD
（高达3.6V） ，而共模范围是从1.1V
到1.6V 。在差分编码模式， ENC
–
应该留
至少200mV的地面以上，以避免错误触发
单端的编码模式。为了获得良好的抖动性能
ENC
+
应该有快速的上升和下降时间。
单端编码方式应当与使用
CMOS编码输入。要选择此模式， ENC
–
所配置
连接至接地和ENC
+
驱动用方波
LTC2192
V
DD
迪FF erential
比较
编码输入。 ENC
+
可以高于V采取
DD
（高达3.6V）
所以1.8V至3.3V CMOS逻辑电平可以被使用。在ENC
+
阈值是0.9V 。为了获得良好的抖动性能ENC
+
应
有快速的上升和下降时间。当编码信号被接通
关闭或低于降至大约为500kHz的A / D输入
NAP模式。
0.1F
50
100
0.1F
50
ENC
–
0.1F
T1 = MA / COM ETC1-1-13
电阻器和电容器
现在的0402封装尺寸
219210 F12
ENC
+
T1
LTC2192
图12.正弦编码驱动器
0.1F
ENC
+
PECL或
LVDS
时钟
LTC2192
0.1F
ENC
–
219210 F13
V
DD
15k
ENC
+
ENC
–
30k
图13. PECL或LVDS编码驱动器
时钟PLL和占空比稳定器
编码时钟乘以一个内部锁相环
环（PLL ），以产生串行的数字输出数据。如果
编码信号改变频率或截止时，PLL
需要25μs的锁定到输入时钟。
时钟占空比稳定器电路允许的占空比
所施加的旋转编码器信号，以改变从30％至70％。
在串行编程模式中，可以用来关闭
占空比稳定器，但不建议这样做。在
并行编程模式的占空比稳定器
始终处于启用状态。
219210 F10
图10.等效编码输入电路
差分编码模式
LTC2192
1.8V至3.3V
0V
ENC
+
ENC
–
30k
CMOS逻辑
卜FF器
219210 F11
图11.等效编码输入电路
用于单端编码模式
219210p
20
