LTC3588-2
手术
当睡眠比较器信号，该输出具有
达到睡眠门槛降压转换器可
在与当前的一个周期的中间还是FL通过因
电感器。通常两者同步开关会
关闭并在电感器的电流会空转
到零过NMOS体二极管。该LTC3588-2
保持在NMOS在此期间，以防止打开
会发生在当NMOS二极管的传导损耗
被关闭。如果PMOS是当睡眠比较
车次NMOS会以斜立即打开
下的电流。如果在NMOS是在将被保持，直到
电流达到零。
虽然静态电流时，降压开关被
比睡眠静态电流大得多，它仍然是
平均电感电流的一小部分而
导致高英法fi效率在大多数负载条件。该
降压运行，只有当苏夫网络cient能量已经AC-
累积在输入电容和时间的长短
转换器需要将能量转移到输出是多
比它需要积累能量的时间更少。因此，该
降压工作静态电流平均长
的时间周期，以使总的平均静态电流
是低的。此功能可容纳的收获来源
少量周围的能量。
四个可选的电压都可以通过捆绑的输出
选位， D0和D1 ，到GND或V
IN2
。表1示出
4 D0 / D1的代码和它们的相应的输出电压。
表1.输出电压选择
D1
0
0
1
1
D0
0
1
0
1
V
OUT
3.45V
4.1V
4.5V
5.0V
V
OUT
静态电流（我
VOUT
)
86nA
101nA
111nA
125nA
V
OUT
电压（V）的
调节电压。过程中可能发生的几个睡眠周期
这次。此外，如果PGOOD高和V
IN
瀑布下方
在UVLO阈值下降， PGOOD将保持高位，直至
V
OUT
落入到所需调节点的92％。这
允许使用输出能量，即使输入丢失。
图2示出了用于V中的行为
OUT
= 5V和10μA
负载。在t = 2秒V
IN
变为高阻抗，并显示
由LTC3588-2的静态电流充电和
通过维修V
OUT
这是由它自己的排出
漏电流。 V
IN
穿越UVLO下降，但PGOOD
保持高电平，直到V
OUT
降低到所需的92％的
调节点。 PGOOD引脚被设计用于驱动
微处理器或其它芯片的I / O结构，不适合于
驱动高电流负载（例如LED） 。
在D0 / D1输入可以同时在监管切换为
如图3所示。如果V
OUT
被编程为与电压
上述老伏的PGOOD阈值下降
OUT
， PGOOD将
20
18
16
14
电压（V）的
12 C = 10μF
,
IN
,
10 C
OUT
= 47F
I
负载
= 10A
8
6
4
2
0
0
2
4
PGOOD
6
8
时间（秒）
10
12
35882 F02
V
IN
V
IN
= UVLO的下降
V
OUT
图2. PGOOD操作在过渡到UVLO
6
5
4
3
2
1
0
PGOOD =逻辑1
C
OUT
= 100μF我
负载
= 100毫安
,
D1=D0=0
D1=D0=1
D1=D0=0
内部反馈网络消耗少量的
从V电流
OUT
如表1所列。
电源良好比较
一个电源良好比较器产生所引用的逻辑高
到V
OUT
在PGOOD引脚的连接的第一个时间转换器
达到设定V的睡眠门槛
OUT
,
信号的输出处于调节。 PGOOD引脚
将保持高位，直至V
OUT
下降到所期望的92％的
V
OUT
0
2
4
6
8 10 12 14 16 18 20
时间（ms）
35882 F03
图3. PGOOD操作在D0 / D1转换
35882fa
9
