位置：首页 > IC型号导航 > 首字符K型号页 > 首字符K的型号第145页 > KAD5612P-17Q72 > KAD5612P-17Q72 PDF资料 > KAD5612P-17Q72 PDF资料1第8页
KAD5612P
引脚排列/封装信息
引脚说明
引脚数
1, 6, 19, 24, 71
2-5, 17, 18, 28-31
7, 10-12, 72
8, 9
13, 14
15
16
20, 21
22
23
25
26, 45, 55, 65
27, 36, 56
32
33
34
35
37
38
39
40
41
42
43
44
46
47
48
49
LVDS [ LVCMOS ] NAME
AVDD
DNC
AVSS
BINP ， BINN
AINN ， AINP
VCM
CLKDIV
CLKP ， CLKN
OUTMODE
NAPSLP
RESETN
OVSS
OVDD
D0N
[ NC ]
D0P
[D0]
D1N
[ NC ]
D1P
[D1]
D2N
[ NC ]
D2P
[D2]
D3N
[ NC ]
D3P
[D3]
D4N
[ NC ]
D4P
[D4]
D5N
[ NC ]
D5P
[D5]
RLVDS
CLKOUTN
[ NC ]
CLKOUTP
[ CLKOUT ]
D6N
[ NC ]
1.8V模拟电源
不要连接
模拟地
B信道模拟输入正，负
A通道模拟输入负，正
共模输出
时钟分频控制
时钟输入真，补
输出模式（ LVDS ， LVCMOS ）
功率控制（ Nap功能，睡眠模式）
上电复位（低电平有效，请参见“用户启动的复位”第15页）
输出地
1.8V输出电源
LVDS位0 （ LSB ）输出补
[ NC的LVCMOS ]
LVDS位0 （ LSB ）输出真
[ LVCMOS位0 ]
LVDS 1位输出补
[ NC的LVCMOS ]
LVDS 1位输出真
[ LVCMOS位1 ]
LVDS位2输出补
[ NC的LVCMOS ]
LVDS位2输出真
[ LVCMOS位2 ]
LVDS第3位输出补
[ NC的LVCMOS ]
LVDS第3位输出真
[ LVCMOS位3 ]
LVDS 4位输出补
[ NC的LVCMOS ]
LVDS 4位输出真
[ LVCMOS位4 ]
LVDS 5位输出补
[ NC的LVCMOS ]
LVDS 5位输出真
[ LVCMOS位5 ]
LVDS偏置电阻（连接到OVSS用一个10kΩ ， 1 ％的电阻）
LVDS时钟输出补
[ NC的LVCMOS ]
LVDS时钟输出真
[ LVCMOS CLKOUT ]
LVDS第6位输出补
[ NC的LVCMOS ]
LVDS [ LVCMOS ]功能
8
FN6803.2
2009年9月9日
