KAD5612P
CSB
SCLK
SDIO
读/写
W1
W0
A12
A11
A10
A1
A0
D7
D6
D5
D4
D3
D2
D1D
0
图34. MSB -首先解决
CSB
SCLK
SDIO
A0
A1
A2
A11
A12
W0
W1
读/写
D0
D1
D2
D3
D4
D5
D6
D7
图35. LSB -首先解决
串行外设接口
串行外设接口（SPI）总线是用来方便
该装置的构造和优化性能。该
SPI总线由片选（ CSB ） ，串行时钟（ SCLK ）的
串行数据输入（SDI ） ，和串行数据输入/输出（SDIO） 。
SCLK最高速率等于ADC的采样速率
(f
样品
）除以16用于写操作和f
样品
66分的读操作。在f
样品
=为250MHz ，最大
SCLK为15.63MHz的写作和3.79MHz读
操作。没有最低SCLK率。
以下各节描述了各种寄存器都
用于配置SPI或调节性能或
功能参数。在可用的寄存器
地址空间（为0x000xFF ）未在该定义
文档。此外，定义的寄存器内有可能
是某些比特或者是保留位的组合。
未定义的寄存器和内定义的未定义的值
寄存器被保留并且不应该被选中。环境
任何保留的寄存器或价值可能会产生不确定
结果。
片选杆（ CSB ）引脚决定当奴隶
器件进行寻址。多个从器件可
同时写，但只有一个从属设备可以是
由在给定时间读取（再次，只有在三线模式）。如果
多个从设备被选择用于读出在同一
时间，结果将是不确定的。
的通信协议开始于一个
指令/地址的阶段。第一个SCLK上升沿边缘
下一个由高到低的转变对公务员事务局决定
开始的两字节指令地址的命令;
SCLK必须是公务员事务局转换之前的静态低。数据
呈现在MSB优先的顺序或LSB优先顺序。该
默认为高位在前，但是这可以通过设置来改变
0×00 [6]高。图34和35示出了适当的位
订货为MSB优先和LSB优先模式分别。
在MSB优先模式中的地址递增，为多字节
转移，而在LSB优先模式下，它的减少。
在默认模式中的MSB为R / W ，如果它确定
数据被读取（高电平有效）或者写入。接下来的两个位，
W1和W0，确定的数据字节的数目要读
或写入（见表6） 。低13位包含第一
地址为所述数据传输。这种关系示于
图36和时间值“串行外设给出
接口“第19页。
之后的指令/地址字节被读取时，
的数据字节适当数量的写入或读
在ADC （基于该R / W位状态）。将数据传输
继续下去，只要CSB仍然很低， SCLK处于活动状态。
失速CSB引脚被允许在任何字节边界
（指令/地址或数据） ，如果字节数为
转移的是3或更小。为四个字节或更多传输，
公务员事务局是允许摆摊的指令/地址的中间
字节或第一个数据字节之前。如果CSB转换到一个高
状态这一点后，状态机将复位并终止
数据传输。
FN6803.2
2009年9月9日
SPI物理接口
串行时钟引脚（SCLK）提供了用于同步
数据传输。默认情况下，所有的数据呈现在串行
数据输入/输出（ SDIO ）引脚的三线模式。状态
起SDIO引脚在通信自动设置
协议（在下面的段落中描述的） 。专用
串行数据输出引脚（ SDO）可以通过设置激活
0×00 [7]高以允许四线模式操作。
SPI端口工作在半双工主/从
配置，与KAD5612P用作从设备。
多个从设备可以连接到一个单一的主
唯一的三线模式，因为一个SDO输出
未解决的装置是断言，在四线模式。
19
