K4B1G04(08/16)46D

[表31 ]基本IDD和IDDQ测量条件。

符号

描述

1GB DDR3 SDRAM

IDD6ET

自刷新电流：扩展级温度范围（可选）

f

)

TCASE ：

0 - 95°C;

自动自刷新（ ASR ） ：

Disabledd ） ;

自刷新温度范围（ SRT ） ：

Extendede ） ; CKE ：低;

外部时钟：

OFF;

CK和CK ：

低;

CL ：

见表30 ;

BL ：

8a);

AL ：

0;

CS ，

命令，地址，银行地址，

数据IO ：

浮动; DM ：稳定在0 ;

银行活动：

扩展温度

自刷新操作;

输出缓冲器和RTT ：

在模式Registersb启用） ;

ODT信号：

漂浮的

自动自刷新电流（可选）

f

)

TCASE ：

0 - 95°C;

自动自刷新（ ASR ） ：

Enabledd ） ;

自刷新温度范围（ SRT ） ：

师范） ;

CKE ：

低;

外部时钟：

OFF;

CK和CK ：

低;

CL ：

见表30 ;

BL ：

8a);

AL ：

0;

CS ，

命令，地址，银行地址，

数据IO ：

浮动;

DM ：稳定

0 ;

银行活动：

AUTO

自刷新操作;

输出缓冲器和RTT ：

在模式Registersb启用） ;

ODT信号：

漂浮的

经营银行交错读取电流

CKE ：

高;

外部时钟：

上; TCK ， NRC ， NRAS ， NRCD ， nRRD ， nFAW ，

CL ：

见表30 ;

BL ：

8a);

AL ：

CL-1;

CS ：

高ACT和RDA之间;

命令，

地址，银行地址输入：

根据表39部分地进行切换;

数据IO ：

读出的数据脉冲串与一个脉冲串和下一个之间的不同数据

根据表39 ;

DM ：稳定

0 ;

银行活动：

两次交织通过银行循环（ 0,1， ... 7 ）具有不同的寻址，见表39 ;

产量

缓冲器和RTT ：

在模式Registersb启用） ;

ODT信号：

稳定在0 ;

图案的详细资料：

请参阅表39

IDD6TC

IDD7

一）突发长度： BL8固定刘健：设置MR0 A [ 1,0] = 00B

B）输出缓冲器使能：设置MR1 A [ 12] = 0B ;设置MR1 A [ 5,1 ] = 01B ; RTT_Nom启用：设置MR1 A [ 9,6,2 ] = 011B ; RTT_Wr启用：设置MR2 A [ 10,9 ] = 10B

C） Pecharge省电模式：设置MR0 A12 = 0B慢速退出或MR0 A12 = 1B的快速退出

D）自动自刷新（ ASR ）：设置MR2 A6 = 0B禁用或1B ，使功能

E）自刷新温度范围（ SRT ）：设置MR2 A7 = 0B正常或1B用于扩展温度范围

F）参见DRAM供应商的数据手册和/或DIMM SPD ，以确定是否可选功能，或要求由DDR3 SDRAM器件支持

10.2 IDD和IDDQ规格

编辑说明：第10.2 JESD79-3B在主要停留在它是。请参阅参考资料，在本次投票结束。

只有以下更改将做第10.2 ：

表53 "IDD规范示例512M DDR3" ，添加如下行：

- IDD2N和IDD2Q之间：添加2行（一个用于X4 / X8 ，一个用于X16 ）与符号"IDD2NT"一个跨越细胞。

- 之间IDD2NT （如插入上面的子弹）和IDD2Q ：添加2行（一个用于X4 / X8 ，一个用于X16 ）与符号“ IDDQ2NT"一个跨越细胞。

- 之间IDD4R和IDD4W ：添加3行（一个用于X4 ，一个x8和一个用于X16 ）与符号"IDDQ4R"一个跨越细胞。

第31页60

修订版1.1 2008年8月