ISLA110P50
修订历史
所提供的修订历史仅供参考，被认为是准确的，但并不保证。请到网页制作
确保你有最新的修订版
日期
7/6/11
调整
FN7606.2
变化
- 更新了Intersil的商标声明底部第1页每指令的法律。
- 转换为新的数据模板。
- 取代"Fs / 4 filter"所有出现的"Notch filter" 。
- 更新了温度记在规格表中的最小值最大值列来自：除非另有说明，参数与Min和/或
最大的限制是在最糟糕的情况下，极端的温度（ + 85°C ） 100 ％生产测试。新标准： "Compliance
以数据表的限制是有保证的一种或多种方法：生产测试，表征和/或design."
- 在第1页：从关键功能列表中删除CLKDIV （可选的时钟分频器： ÷ 1 ÷ 2 ）
除去CLKDIV引脚从“ ” （是正确的nexto到CLKDIVRSTP针）
- 第3页：从“引脚配置”图，用DNC针代替删除CLKDIV引脚（引脚16 ）
- 在第4页：删除CLKDIV引脚从“引脚说明”列表中，增加销16 DNC列表
- 第8页：在“ CMOS输入”中的“数字指标”表中，增加公务员事务局和SCLK的CMOS引脚列表（以
参数列） I_IH ， I_IL ， V_IH ， V_IL
从取出CLKDIV参考“输入电流高（ OUTMODE ， NAPSLP ，指定outfmt ） （注14 ） ”和“输入电流低
（ OUTMODE ， NAPSLP ，指定outfmt ） “规格
- 第16页：删除文本和表格描述CLKDIV功能
- 在第20页：删除引用的句子在“时钟分频器同步的” 2GSPS “框图
复位“一章，因为我们不再支持这个时钟分配框图，也不SU /保持时间，支持定时关闭
为1GHz的输入时钟
- 第21页：删除同步发生框图（前图38.同步方案），因为我们
不再支持这种体系结构
- 在第26页：更新了“地址0x71 ： phase_slip ”部分，以反映CLKDIV1模式功能。新的时序
图图45显示的功能。
去掉了“地址0X72 ： CLOCK_DIVIDE ”为SPI地址0x72 ， clock_divide功能部分和表
- 第29页：删除从表15 ADDR 72下clock_divide SPI寄存器，并保留更换（和
指示哪些位必须被设置为0）
- 第31页：删除在“未使用的输入”一节中CLKDIV参考
生产数据的初始版本
5/19/10
FN7606.1
3/30/10
FN7565.0
制品
Intersil公司是高性能模拟半导体设计和制造的领导者。该公司的产品
针对一些业界增长最快的市场，如平板显示器，移动电话，手持式产品和笔记本电脑。
Intersil的产品系列具有电源管理和模拟信号处理功能。到
www.intersil.com/products
一
Intersil的产品系列的完整列表。
*对于应用程序的完整列表，相关文档及相关零部件，请参见相应的设备信息页
在intersil.com ：
ISLA110P50
为这个数据表报告错误或建议，请到
www.intersil.com/askourstaff
适合都可以从我们的网站
http://rel.intersil.com/reports/search.php
有关更多产品，请参阅
www.intersil.com/product_tree
Intersil的产品的制造，组装和测试都采用ISO9000质量体系如前所述
在发现质量认证
www.intersil.com/design/quality
Intersil的产品仅出售描述。 Intersil公司保留权利，可在电路设计，软件更改和/或技术规格之权利
恕不另行通知。因此，告诫读者，以验证数据表之前订货电流。 Intersil提供的信息被认为是
准确和可靠。然而，承担任何责任由Intersil或其子公司供其使用;也为专利或第三方的任何其他权利的侵犯
当事人可能导致其使用。没有获发牌照以暗示或以其他方式Intersil公司或其子公司的任何专利或专利权。
关于Intersil公司及其产品的信息，请参阅
www.intersil.com
33
FN7606.2
2011年7月25日
