集成
电路
系统公司
ICS853001
1:1, D
。微分
LVPECL-
TO
-
2.5V ， 3.3V ， 5V LVPECL / ECL B
UFFER
50Ω的传输线。匹配阻抗技术应
用于最大化操作次数最小化信号
失真。
图3A和3B
显示两个不同的布局哪些
建议仅作为指导方针。其它合适的时钟lay-
出局可能存在，它会建议董事会
设计师模拟，以保证兼容所有印刷
电路和时钟组件的工艺变化。
T
发芽FOR
3.3V LVPECL
UTPUTS
下面示出的时钟布局拓扑结构是一个典型的端接
重刑LVPECL输出。提到的两个不同的布局
建议仅作为指导方针。
FOUT和nFOUT低阻抗跟随输出， gen-
中心提供全方位ECL / LVPECL兼容的输出。因此，终止
电阻器（直流电流路径接地）或电流源必须
用于功能性。这些输出设计用于驱动
3.3V
Z
o
= 50
FOUT
鳍
125
Z
o
= 50
FOUT
125
Z
o
= 50
50
1
Z
((V
OH
+ V
OL
) / (V
CC
– 2)) – 2
o
50
V
CC
- 2V
RTT
鳍
Z
o
= 50
84
84
RTT =
F
IGURE
3A 。 LVPECL
安输出
T
发芽
F
IGURE
3B 。 LVPECL
安输出
T
发芽
T
发芽FOR
5V LVPECL
安输出
本节介绍了5V LVPECL输出的例子端接
化。
图4a
显示终端的标准为5V LVPECL 。该
终端要求的50Ω电阻匹配负载下拉至
V
CC
- 2V = 3V时的接收机。
图4b
显示戴维南等价
住口图4A的。在实际应用中的3V直流电源
供应不可用，这接近通常使用。
5V
5V
5V
5V
R3
84
R4
84
+
PECL
ZO = 50欧姆
PECL
ZO = 50欧姆
+
ZO = 50欧姆
ZO = 50欧姆
-
PECL
R1
125
-
PECL
R1
50
3V
R2
50
R2
125
F
IGURE
4A 。 S
TANDARD
5V PECL
安输出
T
发芽
F
IGURE
4B 。 5V PECL
安输出
T
发芽
E
XAMPLE
853001AG
www.icst.com/products/hiperclocks.html
9
REV 。一2005年1月29日
