初步
集成
电路
系统公司
ICS8430-111
700MH
Z
, L
OW
J
伊特尔
D
。微分
-
TO
-3.3V LVPECL F
Characteristic低频
S
YNTHESIZER
A
PPLICATION
I
载文信息
P
OWER
S
UPPLY
F
ILTERING
T
ECHNIQUES
如在任何高速模拟电路，电源引脚
易受随机噪声。该ICS8430-111提供
独立的电源隔离任何高开关
从输出到内部PLL噪声。 V
CC
, V
CCA
和V
CCO
应分别连接到所述电源
平面的通孔和旁路电容应
用于每个引脚。为了达到最佳的抖动性能，
电源隔离是必需的。
图2
说明了如何
一个10Ω的电阻与一个10μF和.01μF旁路
电容应连接到每个V
CCA
引脚。
3.3V
V
CC
.01μF
V
CCA
.01μF
10
μF
10Ω
F
IGURE
2. P
OWER
S
UPPLY
F
ILTERING
T
发芽
为
LVPECL
UTPUTS
驱动50Ω传输线。匹配阻抗技术
应使用以最大化操作次数最小化
信号失真。有几个简单的匹配方案。
图3A和3B
显示两个不同的布局这是recom-
谁料仅作为指导方针。其它合适的时钟布局可能会
存在，它会建议电路板设计
模拟，以保证在所有印刷电路兼容性和
时钟组件过程中的变化。
下面示出的时钟布局拓扑结构是一个典型的终止
对于LVPECL输出。提到的两个不同的布局是
建议仅作为指导。
FOUT和nFOUT低阻抗跟随输出，
产生ECL / LVPECL兼容的输出。因此，端端接
荷兰国际集团电阻器（直流电流路径接地）或电流源
必须用于功能性。这些输出被设计成
3.3V
Z
o
= 50Ω
FOUT
鳍
125Ω
Z
o
= 50Ω
FOUT
50Ω
50Ω
125Ω
Z
o
= 50Ω
鳍
RTT =
1
Z
((V
OH
+ V
OL
) / (V
CC
– 2)) – 2
o
V
CC
- 2V
V
CC
- 2V
RTT
Z
o
= 50Ω
84Ω
84Ω
F
IGURE
3A 。 LVPECL
安输出
T
发芽
8430DY-111
F
IGURE
3B 。 LVPECL
安输出
T
发芽
REV 。 F 2005年6月1日
www.icst.com/products/hiperclocks.html
9
