ICS650-41
扩频时钟合成器
PCB布局建议
为确保最佳的设备性能和最低的输出
相位噪声，遵循以下原则应该是
观察到。
1） 0.01μF去耦电容应
安装在电路板的元件侧靠近
VDD引脚越好。没有通孔，应使用
之间的去耦电容和VDD引脚。该
PCB走线连接到VDD引脚应尽可能的短
可能的话，也应在PCB走线通过地面。
2）外部晶振应安装就在旁边
该设备具有短的走线。 X1和X2的痕迹
不应该被路由成彼此相邻以最小
空间，相反，他们应该分开并远离
其他痕迹。
3 ）为了减少EMI，在33Ω串联端接电阻
（如果需要的话）应放置在靠近给时钟输出。
4）优化布局之一，在所有组件
电路板的同一侧，通过其他最大限度地减少通孔
信号层。其他信号走线应
离ICS650-41 。这包括信号线
只是在器件下方，或在邻近的层
设备所使用的接地平面层。
MDS 650-41 F
集成电路系统公司
●
4
525马街，圣何塞，加利福尼亚95126
●
修订版082305
电话：（ 408 ） 297-1201
●
www.icst.com
