ICS1532
110 MH
Z
T
RIPLE
8-
位
ADC
同
C
LOCK
G
enerator
表4-2 。
新的寄存器集大纲（续）
注册
ACCESS
位＃
位名称
简要说明
价值增量轻微芯片版本。
版权所有
像素PLL锁定状态 - 1 =锁定， 0 =解锁
内存MCLK锁定状态 - 1 =锁定， 0 =解锁
面板PLL锁定状态 - 1 =锁定， 0 =解锁
版权所有
RESET
价值
00
不适用
不适用
不适用
不适用
不适用
不适用
R / W 。 D- PK 。
R / W 。 D- PK 。
7-0 PNLCLK_M
7-0 PNLCLK_N
对于PNLCLK M参数分频器选择值
对于PNLCLK 反馈分频器选择值
F
PNLCLK
= （OSC ×（ N + 8）/ （M + 2）的
0
0
登记注册名称
指数
3-0芯片次要版本
12h
Rd_Reg
读
7-4
3
2
1
0
版权所有
PLL_LOCK
MCLK_Lock
PCLK_Lock
版权所有
13H - 1FH保留
20h
21h
PNLCLK -M
PNLCLK -N
22h
PNLCLK-SS0
R / W 。 D- PK 。
7-0 PNLCLK_SS0
对于PNLCLK扩频计数器的值LSB的位
7-0 - 控制频率扩展量
允许值= （ 288 * N / M） + 8
版权所有
对于PNLCLK扩频计数器的MSB位值
11-8查看Reg22
选择PNLCLK扩频增益
- 0 =增益为1
- 1 =增益为2
- 2 =增益为4
- 3 =增益为8
版权所有
PNLCLK相位/频率检测增益
- 000 =增益为1
- 001 =增益为2
- 010 =增益为4
- 011 = Gain为8 ，等等...
- 111 =增益为128
PNLCLK定标器的输出分频器
- 00 =除以1
- 01 = 2分频
- 10 =除以4
- 11 =除以8
0
23h
PNLCLK-SS1
R / W 。 D- PK 。
7-4保留
3-0 PNLCLK_SS1
0
0
24h
PNLCLK - SSOE R / W 。 D- PK 。
7-6 PNLCLK_SS
0
5版权所有
4-2 PNLCLK_PFD
0
0
1-0 PNLCLK_OSD
0
25h
PNLCLK -OE
读/写
7-3保留
2 CLK_SEL
1
0
26h
27h
MCLK -M
MCLK -N
R / W 。 D- MK 。
R / W 。 D- MK 。
版权所有
选择输入PNLCLK PLL
- 0 = PNLCLK PLL的输入是来自输入晶体
- 1 =输入是ADC_CLK ，除以16
PNLCLK_SSENB启用PNLCLK扩频
PNLCLK_OE
启用PNLCLK输出
为MCLK M反馈分频器值
为MCLK N（分子）反馈分频器值
F
MCLK
= （OSC ×（ N + 8） ）/（ M + 2）
11100
0
0
0
0
0
7-0 MCLK_M
7-0 MCLK_N
MDS 1532摹
14
www.idt.com
修订版060804
