HMC701LP6CE
v07.0411
8 GHz的16位小数N分频PLL
主串口读取操作
该合成器使用的多功能引脚
LD_SDO ，
为锁定检测和串行数据输出（SDO ）的功能。该
注册
lkd_to_sdo_automux_en （ Reg1A<12> ）
和
lkd_to_sdo_always
(Reg1A<13>
表36 ）
确定如何
数据输出引脚多路复用的锁定检测功能。如果两个寄存器清零，则引脚是专门
SDO 。如果automux启用，该引脚切换到SDO当RD功能检测到在SCLK的第一个上升沿。
if
lkd_to_sdo_always
被设置，则该引脚
LD_SDO
专用于锁仅检测，并且因此不可能从读取
合成器。
一个典型的读周期示于图19 。
一。主（主机）声称两个SEN（串行端口使能）和SDI指示读取
循环，接着一个上升沿SCLK
B 。从（合成器）在SCLK森后第一上升沿读取SDI 。 SDI高同修
在读周期（RD ）
。主机放置在SCLK ， MSB的未来六个月下降沿第一六个地址位。
。从机寄存器在SCLK （ 2-7 ）的未来六个月上升沿的地址位。
。从机放置在SCK （ 8-31 ） ， MSB在前的未来24上升沿将24位数据位。
F。主机注册在SCK （ 8-31 ）的下一个24下降沿将数据位。
克。森撤除在SCLK的第32个下降沿。
小时。 SCLK的第32个下降沿完成周期
0
PLL - 小数N分频 - SMT
0 - 26
图19 。
串行端口时序图 - 阅读
对于价格，交货，并下订单：赫梯Microwave公司， 2伊丽莎白车道，切姆斯福德，MA 01824
978-250-3343电话： 978-250-3373 传真订单上线www.hittite.com
应用支持： apps@hittite.com
