位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第756页 > ATMEGA8515-16AU > ATMEGA8515-16AU PDF资料 > ATMEGA8515-16AU PDF资料2第25页
ATmega8515(L)
控制位外部存储器接口分别位于三个寄存器中，
MCU控制寄存器 - MCUCR ，扩展MCU控制寄存器 - EMCUCR和
特殊功能IO寄存器 - SFIOR 。
当XMEM接口使能，这将覆盖数据方向的设置
注册对应的专用于接口的端口。有关此端口的详细信息
覆盖，请参阅第58页的XMEM接口的章节“ I / O端口”复用功能
脸会自动检测访问是否是内部的还是外部的。如果接入是外部的，
该XMEM接口将输出地址，数据和对端口的控制信号
根据图13 （本图显示的是波形无等待状态） 。当
ALE产生由高向低，有上AD7一个有效的地址： 0 。 ALE为低数据中
传输。当XMEM接口使能，也是一个内部访问会导致activ-
性的寻址，数据 - ，和ALE接口，但是RD和WR信号时不会切换
内部访问。当外部存储器接口被禁用，正常的引脚和
数据方向设置使用。需要注意的是，XMEM接口被禁用，
内部SRAM边界以上的地址空间没有映射到内部
SRAM 。图12显示了如何使用一个八进制的外部SRAM连接到AVR
锁存器（通常为“ 74x573 ”或同等），它是透明的，当G为高。
地址锁存要求
由于XRAM接口的高速运行时，地址锁存器必须
谨慎选择系统频率高于8 MHz @ 4V和4 MHz的@ 2.7V 。
当在上面的这些频率条件下操作，典型的老式74HC系列
锁存器已经无法满足要求。外部存储器接口的设计符合于
在74AHC系列的锁存器。然而，大多数锁存器，可以作为长期使用它们符合
主定时参数。地址锁存器的主要参数是：
D到Q的传输延迟（T
pd
)
之前， G拉低（T数据建立时间
su
)
数据（地址）后， G拉低保持时间（
th
)
外部存储器接口的设计后，以保证最小地址保持时间
G拉低的t
h
= 5纳秒（参照吨
LAXX_LD
/t
LLAXX_ST
表98表105页
202）。在D到Q的传输延迟（T
pd
）必须calculat-时予以考虑
荷兰国际集团的外部器件的访问时间要求。之前的数据建立时间
G拉低（T
su
）不得超过地址有效到ALE低（T
AVLLC
）减去PCB的线路延迟
（依赖于容性负载）。
图12 。
外部SRAM连接到AVR
D[7:0]
AD7 ： 0
ALE
D
G
Q
A[7:0]
AVR
A15:8
RD
WR
SRAM
A[15:8]
RD
WR
25
2512G–AVR–03/05
