F71858
S3栅极信号
在S3 GATE信号响应S0 / S3 / S5状态和条件如下。当系统处于
S3状态， S3_GATE被置逻辑高电平;另一种状态被置为逻辑低电平。可以预见，在
只有以下状态转换可能会发生：
S0 → S3中， S0 →S5 ，S5 → S0，S3 → S0和S3 →S5 。
其中， S5 → S3为非法过渡和S3_GATE信号将保持逻辑电平。
空闲
S3 = 1 &
S4 = 1&
D_VDD3VOK = 1
S3_GATE = 0
S3_GATE = 1
S3/S4/D_VDDOK
S3 = 0&S4 = 1
S3 / S4
S3 = 0&S4 = 0
S3 = 0&S4 = 0
S3_GATE = 0
S3_GATE图
16
2009年6月
V0.29P
