位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第29页 > EVAL-ADF4351EB1Z > EVAL-ADF4351EB1Z PDF资料 > EVAL-ADF4351EB1Z PDF资料1第24页
ADF4351
SPUR一致性和分数杂散
优化
与抖动脱落，分数杂散模式由于quantiza-
Σ- Δ调制器的噪声化也依赖于特定的
与该调制器被接种相字。
该相位字可以变化以优化分数和
1495-2-1983杂散水平上任何特定的频率。因此，一个
相位值的对应于各频率的查找表
使用编程时，可以创建
ADF4351.
如果未使用的查找表，保持相位字在一个恒定的
值，以保证在任何特定的频率一致的杂散水平。
数据表
在图33所示的例子中，PFD的基准是25兆赫
和MOD = 125对于200 kHz的信道间隔。吨
SYNC
被设置为
400微秒通过编程CLK_DIV_VALUE = 80 。
LE
t
SYNC
SYNC
（内部）
最后一个周期SLIP
频率
PLL建立
错误相
PLL建立
正确的相
重新同步后
相
相RESYNC
的分数-N型PLL的输出可以沉降到的任一项
相对于输入参考，其中MOD相位偏移
MOD是小数模量。相位再同步功能
该
ADF4351
产生一致的输出相抵消
对于输入的参考。这个相位偏移是必要的
应用中，输出相位和频率是重要的，
如数字波束形成。看到可编程阶段
部分在使用编程特定的RF输出相位
阶段重新同步。
在：第一阶段重新同步是通过设置位[ DB15 DB16 ]启用
注册3至10期时再同步启用，内部
定时器产生的同步信号在t的时间间隔
SYNC
由给定的
下式：
t
SYNC
=
CLK_DIV_VALUE
×
MOD
×
t
PFD
其中：
CLK_DIV_VALUE
在为十进制值编程
位[ DB14 ： DB3 ]的注册3这个值可以是任意整数
从1到4095 。
MOD
是位编程的模值[ DB14 ： DB3 ]
的寄存器1 （ R1 ） 。
t
PFD
是PFD的参考期。
当一个新的频率进行编程，则第二同步脉冲
后对LE上升沿被用来重新同步输出
相对于参考。经t
SYNC
时间必须编程
一个值，该值是至少只要最坏情况下的锁定时间。这
保证了重新同步阶段的最后一个周跳发生后，
在PLL解决暂时的。
–100
0
100
200 300
400 500 600
时间（μs ）
700
800
900 1000
图33.相位再同步示例
可编程阶段
在寄存器1中的相位字控制RF输出相位。如
此字从0扫描至MOD中，RF输出相位扫描
超过360°的范围，步长为360 °/ MOD 。在许多应用中，
最好是通过置位DB28禁用VCO频段选择
在寄存器1 （ R1）为1。该设置选择相适应的特征。
高PFD频率
是必需的VCO频带选择，以确保正确的VCO
带被选择的相关频率。 VCO频段选择
与PFD频率达到使用高可运行至45 MHz的
VCO频段选择模式（设置DB23位寄存器3：1 ） 。
为PFD的频率高于45兆赫，则建议
用户执行以下步骤：
1.
程序所需的VCO频率与相位调整
禁用（置位DB28注册以1比0 ） 。保证
PFD频率低于45兆赫。
正确的频率达到后，使相位调整
换货（设置DB28位寄存器1 ：1） 。
PFD频率高于32 MHz的都是允许的，只有
与整数N的应用;因此，设置反冲
脉冲宽度为3纳秒（置位DB22注册以3比1 ） 。
使用所需的PFD频率，程序适当
值的参考R和反馈计数器。
2.
3.
4.
使用此过程，最低有效值的带内相位噪声可以
来实现。
第0版|第24页28
09800-020
