位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第868页 > EDJ1104BFBG-DJ-F > EDJ1104BFBG-DJ-F PDF资料 > EDJ1104BFBG-DJ-F PDF资料1第141页
EDJ1104BFBG ， EDJ1108BFBG
异步同步ODT模式在短期CKE高，短CKE低电平周期
如果在预充电电源关闭状态或空闲状态的总时间非常短，为掉电条目的过渡时间段
和断电退出可能会重叠。在这种情况下，DDR3 SDRAM的RTT在ODT状态变化的响应
该输入可以是同步的或异步的掉电输入过渡期的开始到结束
对PD出口过渡期（即使该条目时期晚于出口周期结尾）。
如果在空闲状态下的总时间非常短，为掉电出口和掉电条目的过渡时间段可
重叠。在这种情况下，DDR3 SDRAM的RTT在ODT状态的变化的输入的响应可以是
同步或从掉电出口过渡段的开始到功率下降的端异步
进入过渡期。
另外，在图的底部部分下面，假定有正在进行空闲时没有刷新命令
状态进行输入。
CK
/ CK
命令
CKE
REF
NOP
NOP
NOP
NOP
tANPD
tRFC
PD进入过渡期
PD退出过渡期
tANPD
tXPDLL
总之CKE低的过渡期
CKE
tANPD
tANPD
tXPDLL
tXPDLL
总之CKE高的过渡期
过渡期短CKE周期，进入和退出期重叠
（ AL = 0 ， WL = 5 ， tANPD = WL
1 = 4)
初步数据表E1629E20 （版本2.0 ）
141
