位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第1749页 > SC103335VR400B > SC103335VR400B PDF资料 > SC103335VR400B PDF资料1第20页
MEM_CLK
MEM_CLK
t
有效
控制信号的
活跃
t
HOLD
NOP
读
NOP
NOP
NOP
NOP
NOP
MDQS （数据选通）
t
data_valid_min
t
data_valid_max
MDQ （数据）
t
data_sample_min
t
data_sample_max
读数据
样品橱窗
样品
位置
A
MDQS （数据选通）
t
data_valid_min
t
data_valid_max
MDQ （数据）
0.5
× t
MEM_CLK
t
data_sample_min
t
data_sample_max
样品
位置
B
读数据
样品橱窗
t
有效
MA （地址）
t
有效
工商管理硕士（银行选择）
ROW
t
HOLD
COLUMN
t
HOLD
样品位置A ：数据采样MEM_CLK的预期优势， MDQS信号指示有效数据
样品位置B ：数据采样上MEM_CLK更高边缘， SDRAM控制器正在等待有效MDQS信号
注：控制信号的信号是由RAS ， CAS ， MEM_WE ， MEM_CS ， MEM_CS1和CLK_EN的
图7.时序图， DDR SDRAM内存读时序
MPC5200B数据手册，第4
20
飞思卡尔半导体公司
