位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第1749页 > SC103335VR400B > SC103335VR400B PDF资料 > SC103335VR400B PDF资料1第18页
MEM_CLK
t
有效
t
HOLD
控制信号的
活跃
NOP
读
NOP
DM
HOLD
NOP
NOP
NOP
NOP
DM
有效
DQM （数据模板）
数据
格局
MDQ （数据）
t
有效
MA （地址）
t
有效
工商管理硕士（银行选择）
ROW
t
HOLD
t
HOLD
COLUMN
数据
HOLD
注：控制信号由RAS，CAS ， MEM_WE ， MEM_CS ， MEM_CS1和CLK_EN
图5.时序图，标准SDRAM内存读时序
1.3.6.2
存储器接口时序标准SDRAM写命令
在标准的SDRAM中，所有信号被从存储器控制器的MEM_CLK激活并捕获在MEM_CLK
在存储设备的时钟。
表19.标准SDRAM的写时序
符号
t
MEM_CLK
t
有效
t
HOLD
DM
有效
DM
HOLD
数据
有效
数据
HOLD
描述
MEM_CLK期
控制信号，地址和有效的工商管理硕士
后MEM_CLK的上升沿
控制信号，地址和MBA后保持
MEM_CLK的上升沿
DQM后有效MEM_CLK的上升沿
上升Mem_clk边缘之后保持DQM
MDQ后有效MEM_CLK的上升沿
后MEM_CLK的上升沿MDQ保持
民
7.5
—
t
MEM_CLK
× 0.5
—
t
MEM_CLK
× 0.25 – 0.7
—
t
MEM_CLK
× 0.75 – 0.7
最大
—
t
MEM_CLK
× 0.5 + 0.4
—
t
MEM_CLK
× 0.25 + 0.4
—
t
MEM_CLK
× 0.75 + 0.4
—
单位
ns
ns
ns
ns
ns
ns
ns
SpecID
A5.8
A5.9
A5.10
A5.11
A5.12
A5.13
A5.14
MPC5200B数据手册，第4
18
飞思卡尔半导体公司
