CY7C68000A
表1.引脚说明
[1]
（续）
QFN VFBGA
49
48
46
44
43
41
39
38
37
36
34
33
31
29
27
26
50
3
G8
G7
G5
G3
G2
F8
F6
F5
F4
F3
F1
G4
E1
D8
G1
E2
A1
B2
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
CLK
RESET
名字
TYPE
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
产量
输入
不适用
时钟
这个输出是用于时钟信号的接收和发送的并行
公交车：在D [ 0 15 ]的数据。
高电平有效复位
复位整个芯片。该引脚可以连接到V
CC
通过一个0.1 μF电容和GND之间通过一个100多K的电阻为
10毫秒的RC时间常数。
收发器选择
全速（FS）和之间的这种信号，选择
高速（ HS ）收发器：
0 ： HS启用收发器
1 ： FS收发器启用
选择终止
之间的全部之间的这种信号，选择
速度（ FS ）和高速（ HS ）终端：
0 ： HS终止
1 ： FS终止
暂停
放置CY7C68000A在绘制最小的功率模式
从供给。关闭所有不需要的挂起/恢复模块
操作。虽然暂停，
TERMSELECT
必须始终FS模式
以确保1.5千欧拉起DPLUS保持供电。
0 ： CY7C68000A电路图纸挂起电流
1 ： CY7C68000A电路图纸正常电流
三态模式启用
宿CY7C68000A进入三态模式
这三州所有输出和IO的。三态模式只能启用
而暂停。
0 ：禁止三态模式
1 ：启用三态模式
线路状态。
这些信号反映了单端的当前状态
接收器。它们组合到一个“可用” CLK可再
它们是同步的CLK 。它们直接反映的当前状态
DPLUS （ LineState0 ）和DMINUS （ LineState1 ） 。
D- D +说明
0 0 0 ： SE0
0 1 1 ： “J”状态
1 0 2 ： 'K'国
1 1 3 ： SE1
双向数据总线
这个双向总线被用作高8
当在16位模式，以及不使用的数据总线的位中的8位时
位双向模式。根据8位单向模式下，这些比特是
作为数据输出，由TxValid信号选择。
默认
描述
双向数据总线
这个双向总线被用作整个数据
总线的8位双向模式或者至少显著8位中的
16位模式。根据8位单向模式下，这些位被用来作为
输入数据，由RxValid信号选择。
12
B3
XcvrSelect
输入
不适用
13
B4
TERMSELECT
输入
不适用
2
B1
暂停
输入
不适用
24
B8
TRI -STATE
输入
19
C2
LineState1
产量
文件编号： 38-08052牧师* F
第14页5
